• 基于VHDL语言的密码锁设计 > 基于CPLD 的电子存包系统的设计与实现

  • 基于CPLD 的电子存包系统的设计与实现

    免费下载 下载该文档 文档格式：PDF   更新时间：2011-11-10   下载次数：0   点击次数：1
    文档基本属性
    文档格式：PDF
    文档标题：基于 CPLD 的电子存包系统的设计与实现
    文档作者：
    关键词：
    主题：
    单位：
    文档创建者：
    创建时间：
    上次保存时间：D:20100308144607+08'00'
    修订：
    点击这里显示更多文档属性
    Page 1
    CPLD 下载接口模块 磁卡数据接收模块 晶振模块 红外接收模块 电源模块 EPM 3256A RS.485 通信模块 电磁锁驱动模块 报警模块 红外发射模块 图 2 硬件结构 磁卡读写器 集 控 计 算 机 总线 读卡器 分机 1(CPLD) 读卡器 分机 2(CPLD) 读卡器 分机 16(CPLD) 16 号柜 2 号柜 1 号柜 图 1 电子存包系统组成 最高工作频率 126.6MHz 可用门 >5000 门 逻辑宏单元 256 个 最大用户 I/O 引脚 116 个 I/O 工作电压 2.5/3.3/5.0V 封装形式

    下一页

  • 下载地址 (推荐使用迅雷下载地址，速度快，支持断点续传)
  • 免费下载 PDF格式下载
  • 您可能感兴趣的
  • vhdl密码锁  vhdl语言入门视频教程  vhdl语言100例详解  vhdl语言入门教程  vhdl硬件描述语言  vhdl语言编程工具  vhdl语言视频教程  vhdl语言100pdf  vhdl语言学习心得