文档预览： 直至器件的设计紧密结合起来,在单个(或少数几个)芯片...将软硬件的设计结合起来,提供给客户一个很大的开发...实验十四 数字秒表实验十五 频率计实验十六 交通灯... 点击下载

文档预览： 直至器件的设计紧密结合起来,在单个(或少数几个)芯片...将软硬件的设计结合起来,提供给客户一个很大的开发...实验十四 数字秒表实验十五 频率计实验十六 交通灯... 点击下载

文档预览： FPGA器件有哪几种配置模式 2. 用Protel 98进行电气原理设计时,绘制层次式电路有...4. 数字式秒表,指标:分辨率1秒,4位LED数码管显示. 5. A/D采样控制器,指标:... 点击下载

文档预览： 调用Core 产生器 在 Foundation 2.1i 版本中 各个部分的功能都有改进和提高 ...设计描述用在该指南中的设计是一个分层次的基于 HDL 的设计 即高层次设计文件... 点击下载

文档预览： 调用Core 产生器 在 Foundation 2.1i 版本中 各个部分的功能都有改进和提高 ...设计描述用在该指南中的设计是一个分层次的基于 HDL 的设计 即高层次设计文件... 点击下载

文档预览： 序号学生姓名论文题目指导教师所属院系1张莉唐古特瑞香的化学成分研究...基于FPGA的HDB3码编解码器的实现张传武32韩伟琪VHDL实现秒表记数功能... 点击下载

文档预览： FPGA 没有影响, FPGA 本身没有复位的概念, 上电后...这种"多任务重配置"设计方案的目的有 3 个:1,适应...结构图 NO.7:此电路适合于设计时钟,定时器,秒表等... 点击下载

文档预览： 系统经过专人进行工艺设计,排列合理美观;可扩充模拟可编程芯片实验;制造商应通过ISO9001质量体系认证;1C3 芯片(43台)系统性能应能配合AEDK-EDA FPGA开发实验装置... 点击下载

文档预览： (8)结构图 NO.7:此电路适合于设计时钟,定时器,秒表等.因为可利用 键 8 和...FPGA/CPLDPIO7 D16PIO6 D15PIO5 D14PIO4 D13PIO3 D12PIO2 D11 HEX ... 点击下载

文档预览： "新型加工外螺纹用板牙设计","综合/设计",80,"张..."理学院",12,"基于FPGA多功能数字钟的设计","设计..."电信院",288,"数字秒表的实现","设计型",60,1,... 点击下载