版权所有:北京航空航天大学
Verilog 数字系统设计教程

-- 建模,仿真,综合,验证和实现 --
北京航空航天大学 夏宇闻 2004年版
课时安排和学习方法
十次讲课每次2小时;
五次实验每次4小时;
一次上机实验考核加面试共4小时;
课堂 20+20+4=44小时,自己看书40小时共计84小时;
理论与实践结合的学习方法;
考核方法:认真听课20%;下课复习20%;实验课操作20%;最后考核40%
讲课的主要内容
复杂数字系统与信号处理的关系
为什么要研究复杂的数字逻辑系统
设计数字系统的基本方法
设计复杂数字系统的工具和手段
数字系统的基本结构
Verilog 语言的特点和基本语法
讲课的主要内容
Verilog模块和电路结构的关系
两种不同的Verilog模块
可综合模块的风格
测试用模块的编写要点
语法要点
设计示例分析
讲课的目的
提醒书本上容易忽略的内容;
指出重点和关键点;
帮助同学理解书本上的难点;
自己看书,上机练习为主;
互相认识,以便交流.
复杂数字系统与信号处理的关系
-- 接口逻辑 + 专门设计的高速计算逻辑
数字信号处理,计算,程序
算法和硬线逻辑的基本概念
数字信号处理
计算(Computing)
算法和数据结构
编程语言和程序
体系结构

下一页