第10章 超高速集成电路硬件 描述语言VHDL
§8-1 VHDL语言的基本组成
§8-2 VHDL数据类型和属性
§8-3 VHDL的行为描述
§8-4 VHDL的结构描述
小结
传统的电路系统设计方法的步骤从状态图的简化,写出最简逻辑表达式,到绘出电路原理图.这在不是较大的电路系统中,工程师可以用一定的时间,了解电路的原理.若电路系统非常庞大,工程师就不容易在电路原理图上了解电路的原理,而且对绘图者也是一项非常烦琐的工作.因此众多软件公司开发研制了具有自己特色的电路硬件描述语言(Hardware Description Language,HDL),这些硬件描述语言必然有很大的差异,工程师一旦选用某种硬件描述语言作为输入工具,就被束缚在这个硬件设计环境之中,不能在众多的软件工具中选择一个最佳组合作为自己的最优设计环境.因此,硬件设计工程师需要一种强大的,标准化的硬件描述语言,作为可相互交流的设计环境.
美国国防部在20世纪80年代初提出了VHSIC(Very High Speed Integrated Circuit)计划,其目标之一是为下一代集成电路的生产,实现阶段性的工艺极限以及完成10万门级以上的设计,建立一项新的描述方法.1981年提出了一种新的HDL,称之为VHSIC Hardware Description Language,简称为VHDL,这种语言的成就有两个方面:
1. 描述复杂的电路系统;
2. VHDL成为硬件描述语言的标准.
VHDL的主要优点是:
1.覆盖面广,描述能力强,是一个多层次的硬件描述语言.即设计的原始描述可以是非常简练的描述,经过层层细化求精,最终成为可直接付诸生产的电路级或版图参数描述,整个过程都可以在VHDL的环境下进行.
2.VHDL有良好的可读性,即可以被计算机接受,也容易被理解.用VHDL书写的原文件,即是程序,又是文档,即是技术人员之间交换信息的文件,又可作为合同签约者之间的文件.
3.VHDL本身的生命期长,因为VHDL的硬件描述与工艺技术无关,不会因工艺变化而使描述过时.与工艺技术有关的参数可通过VHDL提供的属性加以描述,工艺改变时,只需修改相应程序中的属性参数即可.
4.支持大规模设计的分解和已有设计的再利用,一个大规模设计不可能一个人独立完成,它将由多人,多项目组来共同完成.VHDL为设计的分解和设计的再利用提供了有力的支持.
VHDL的主要优点是:
5.VHDL已成为IEEE承认的一个工业标准,事实上已成为通用硬件描述语言.
§10-1 VHDL的基本组成
VHDL可以把任意复杂的电路系统视作一个模块,一个模块可主要分为三个组成部分:
每个模块中的程序包有IEEE标准的标准程序包或设计者自身设计的程序包,而且调用的数量不限.模块中的程序包是设计中的子程序和公用数据类型的集合,是构成设计工具的工具箱,工具箱中最基本的工具是数据类型包,调用此标准程序包的VHDL语言是:
一,参数部分——程序包
例1:
LIBRARY ieee;
USE ieee.std_logic_1164.all;
调用程序包
语句
标
准
程
序
包
定
义
程
序
包
这两句设置在VHDL程序的前面,表示以后在实体或结构体中要用到数据类型包中的数据类型.
二,接口部分—设计实体:
模块中仅有一个设计实体,它提供该设计模块的公共信息,是VHDL设计电路的最基本部分.VHDL设计的电路系统是可以分层次的,所以设计的模块系统实体即可以是顶层实体,又可以是最底层实体.
调用程序包
语句

下一页