2001-08-27
版权所有,侵权必究
第2页,共28页
高速数字电路设计
内部公开
第八章 电源系统
摘要:电源系统在现代的数字电路里面提供两个基本功能:
为数字信号提供稳定的参考电压(Voltage references). 为所有的逻辑器件分配电源. 这一章讲述了电源系统是如何提供稳定的参考电压电压和配电.
8.1
提供稳定的参考电压
图8.1 举例说明了在单端逻辑系统中出现的参考电压问题.逻辑门A产生的输出电压V1经过
传输线B作为逻辑门C的输入,逻辑门C必须判定其输入电平是0还是1.为了完成判决,逻辑门C用 一个差分放大器来比较输入电压和它内部的参考电压R.通常我们并不关心逻辑门的输入脚里包含 了差分放大器,但是其拓扑结构的确导致了我们的参考电压的诸多问题. 一般逻辑器件内部参考电压都是连接到电源输入端的某些组合,我们无论选中那个终端, 出现的问题都是相同的.在本例中,我们假设参考电压与地之间有个固定的压差,包括噪声在 内,逻辑门C内的差分放大器实际收到的电压是: 差分输入=V1-N-R [8.1]
最大电源正电压是VCC,最大负电压是VEE,主要的逻辑电路使用以下的参考电压: CMOS:VCC和VEE的加权电压;TTL:大于VEE的固定偏压;ECL:低于VCC的固定偏 压
图8.1
单端逻辑中使用的参考电压
噪声N也可以看做逻辑门A和C的地之间的电压差,它叠加到了逻辑门C的输入脚上,降低 了门C的输入噪声容限. 是什么导致了逻辑门接地点之间的噪声电压呢 最常见的原因就是因为有回路信号电流 (Returning signal currents).当逻辑门A发送信号到逻辑门C时,返回逻辑门A的电流在地之
2001-08-27 版权所有,侵权必究 第3页,共28页
高速数字电路设计
内部公开
间的分布电感上产生的压降就是噪声N.不光在A和C之间,在任意两个逻辑门之间的回路信 号电流都会产生对C门的干扰地噪声,这样的噪声电压就叫做共路噪声(Common-path noise) 电压, 共路噪声电压的产生模型如图8.2所示.
图8.2
地连接产生的共路噪声
噪声容限是在最坏的传输条件下,能够保证信号在逻辑之间无误传输的安全容限. 共路噪声电压是由回路信号电流和地线电阻产生的,所以,为了保证低共路噪声,我们 必须降低逻辑门接地点之间的阻抗,这就是电源系统设计的第一个准则: 电源准则1:逻辑门之间使用低阻抗的地线连接 是否有一种足够低电感的结构以避免共路噪声产生的问题呢 当然有.在实际应用中, 大面积的地(就算里面填充了很多小孔)对回路信号电流将表现出非常低的电感. 共路噪声与公共耦合电感的关系在第5章里已经做了说明.两者影响了回路电流环之间的 耦合电感.共路噪声不同于因特定器件或导线的电感而产生的噪声.在第5章中我们围绕回路 电流相互隔离但距离较近,只通过磁场相互作用的情况进行了讨论. 低地线电感并不能单独解决共路噪声的问题.如图8.3所示:就算没一个逻辑门之间都用 非常完美的地线连接,电源线中的共路电感也会引起问题.在高电平状态,逻辑门的输出电压 依赖于它的电源端电压,任何因为回路信号电流流经电源线引起的电源电压改变,将直接影响 到输出电压.所以任意两个逻辑门的电源引脚之间的阻抗应与地线引脚之间的阻抗一样低,这 就是我们设计电源系统的第二个准则: 电源准则2:任意两个逻辑门的电源引脚间的阻抗应于地线引脚之间的阻抗一样低.
2001-08-27
版权所有,侵权必究
第4页,共28页
高速数字电路设计
内部公开
图8.3 电源线中的共路电感 请注意图8.3中回路信号电流流过了电池电源.显然,为了维持稳定的传输信号电平,电 池的内阻必须非常的低,地线和电源连接线的电阻也要低.图8.3中电源和地的唯一连接通路 是电池,在实际的电源系统设计中还有其它的元件提供低阻抗通路.这就是我们设计电源系统 的第三个准则. 电源准则3:电源与地之间必须有一个低阻抗通道. 任何电源系统只要符合这三个电源系统设计准则,就能得到较低的共路噪声,得到稳定 的参考电压,以及只产生较低的公共通道噪声和为任何一点提供相同的电源电压.这几点是不 可分割,相辅相成的. 如图8.4所示的电源系统就符合这三个准则:提供一条单一的地线以通过所有的回路电流, 每一个逻辑门的电源与地之间都加上旁路电容(Bypass capacitors),电源线是任意的.

上一页下一页