表1. 相关器件 产品型号 描述 AD5422 AD5751 AD5420 工业电流/电压输出驱动器, 输出范围可编程 AD5750/AD5750-1/AD5750-2 特性 电流输出范围:4 mA至20 mA、0 mA至20 mA、0 mA至24 mA、±20 mA和±24 mA. 总不可调整误差(TUE):满量程范围(FSR)的±0.03% 输出温漂:±5 ppm/°C(典型值) 电压输出范围:0V至5V、0V至10V、±5V和±10V,提供20%的 超范围特性 总不可调整误差(TUE):±0.02% FSR 输出温漂:±3 ppm/°C(典型值) 灵活的串行数字接口 片内输出故障检测 分组差错校验(PEC) 异步CLEAR(清零)功能 灵活的上电状态(0 V或三态) 电源电压范围 AVDD :+12 V (± 10%)至+24 V (± 10%) AVSS :?12 V (± 10%)至?24 V (± 10%) 输出环路顺从电压:AVDD – 2.75 V 温度范围:?40°C至+105°C 32引脚5 mm * 5 mm LFCSP封装 应用 过程控制 执行器控制 PLC(可编程控制器) 概述 AD5750/AD5750-1/AD5750-2是单通道、低成本、高精度、 电压/电流输出驱动器,输出范围可通过硬件或软件编程. 软件输出范围可通过SPI/MICROWIRE?兼容的串行接口进 行设置.AD5750/AD5750-1/AD5750-2设计用于PLC和工业 过程控制应用.AD5750/AD5750-1/AD5750-2的模拟输入 由一个低电压、单电源供电的数模转换器(DAC)提供,对 该模拟输入进行内部调理以提供所需的输出电流/电压 范围.AD5750-1/AD5750-2提供0 V至2.5 V模拟输入范围, AD5750提供0 V至4.096 V模拟输入范围. 可编程输出电流范围有如下五种:4 mA至20 mA、0 mA至20 mA、0 mA至24 mA、±20 mA和±24 mA.单极性电流范 围提供2%的超范围特性. 通过配置单独的引脚可以提供四种输出电压范围:0 V至5V、0 V至10 V、±5 V或±10 V.所有电压范围均提供20% 的超范围特性. 模拟输出有短路和开路保护功能,可以驱动1 μF的容性负载 和0.1 H的感性负载. 该器件的工作电压范围是±12 V至±24 V.输出环路顺从电 压范围是0 V至AVDD ? 2.75 V. 灵活的串行接口兼容SPI和MICROWIRE,可以在3线模式 下工作,从而极大地降低隔离应用的数字隔离要求.而且, 该接口具有可选择的PEC特性,使用CRC-8差错校验,适 用于可能发生数据通信故障的工业环境. 该器件还具有上电复位功能,用于确保器件在已知状态下 上电(0 V或三态),并且具有异步CLEAR引脚,用于将输出 电压设置为零电平/中间电平,或者是选定的电流范围的下 限值. HW SELECT引脚用于在上电时将器件编程模式配置为硬件 编程或软件编程. 单通道、16位、串行输入、内置电流源和 电压输出DAC 单通道、16位、串行输入、4 mA至20 mA 电流源DAC 工业电流/电压(I/V)输出驱动器,单电源供 电,最大供电电压为55 V,输出范围可编程 Rev. E Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Speci cationssubjecttochangewithoutnotice.No licenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责.如需确认任何词语的准确性,请参考ADI提供 的最新英文版数据手册. Fax: 781.461.3113 ?2009–2010 Analog Devices, Inc. All rights reserved. Rev. E | Page 2 of 36 目录 修订历史 2012年6月—修订版D至修订版E 2012年4月—修订版C至修订版D 2010年7月—修订版B至修订版C 2010年6月—修订版A至修订版B 2009年8月——修订版0至修订版A 2009年7月—修订版0:初始版 AD5750/AD5750-1/AD5750-2 特性.1 应用.1 概述.1 修订历史.2 功能框图.3 技术规格.4 时序特性.8 绝对最大额定值.10 ESD警告.10 引脚配置和功能描述.11 典型工作特性 13 电压输出.13 电流输出.17 术语.22 工作原理.23 软件模式.23 电流输出架构.25 驱动感性负载.25 AD5750/AD5750-1/AD5750-2的上电状态.25 上电时的默认寄存器.26 复位功能.26 OUTEN 26 软件控制.26 硬件控制.28 传递函数.28 特性详解.29 输出故障报警—软件模式 29 输出故障报警—硬件模式 29 电压输出短路保护 29 异步清零(CLEAR)29 外部电流设置电阻 30 可编程超量程模式 30 分组差错校验(PEC)30 应用信息.31 瞬变电压保护.31 散热考虑.31 布局布线指南.31 电流隔离接口.32 微处理器接口.32 外形尺寸.33 订购指南.33 更改图3 9 更改"状态位读取操作"部分.28 更新外形尺寸部分 33 增加AD5750-2 通篇 更改表2 4 更新外形尺寸部分 33 更改订购指南部分 33 在电压输出特性中增加漏电流参数(表2)5 在电流输出特性中增加漏电流参数(表2)6 更改表1 1 更改表2、电源要求 7 增加AD5750-1 通篇 更改特性和概述部分.1 更改表2 4 更改工作原理部分和图51 23 更改图52和表6标题 24 更改电流输出架构部分和 AD5750/AD5750-1的上电状态.25 更改传递函数部分 28 更改可编程超范围模式部分.30 更改订购指南部分 33 Rev. E | Page 3 of 36 功能框图 图1. CLEAR VSENSE+ VOUT VSENSE– REXT1 IOUT DVCC GND AVDD GND COMP1 COMP2 AD2/R1* AD1/R2* AD0/R3* AVSS CLRSEL HW SELECT VIN VREF SCLK/OUTEN* SDIN/R0* SYNC/RSET* SDO/VFAULT* INPUT SHIFT REGISTER AND CONTROL LOGIC STATUS REGISTER VOUT RANGE SCALING IOUT RANGE SCALING VOUT SHORT FAULT POWER- ON RESET FAULT/TEMP* NC/IFAULT* OVERTEMP VOUT SHORT FAULT IOUT OPEN FAULT RESET RSET Vx** VSS VDD R2 R3 REXT2 IOUT OPEN FAULT AD5750/AD5750-1/AD5750-2 *DENOTES SHARED PIN. SOFTWARE MODE DENOTED BY REGULAR TEXT, HARDWARE MODE DENOTED BY ITALIC TEXT. FOR EXAMPLE, FOR FAULT/ TEMP PIN, IN SOFTWARE MODE, THIS PIN TAKES ON FAULT FUNCTION. IN HARDWARE MODE, THIS PIN TAKES ON TEMP FUNCTION. ** Vx IS AN INTERNAL BIAS VOLTAGE (CAN BE GROUND OR OTHER VOLTAGE) THAT IS USED TO GENERATE THE INTERNAL SENSE CURRENTS NEEDED FOR THE CURRENT OUTPUTS. 07268-001 AD5750/AD5750-1/AD5750-2 Rev. E | Page 4 of 36 表2. 参数1 最小值 典型值 最大值 单位 测试条件/注释 输入电压范围 输出端无负载 0至4.096 V AD5750 0至2.5 AD5750-1/AD5750-2 输入漏电流 ?1 +1 ?A 基准输入 基准输入电压 4.096 V 2.5 V 1.25 V 输入漏电流 ?1 +1 ?A 电压输出 输出电压范围 0 5 V 0 10 V ?5 +5 V ?10 +10 V 输出电压超范围 0 6 V 0 12 V ?6 +6 V ?12 +12 V ?2.5 +2.5 V 精度 总不可调整误差(TUE) B级2 ?0.1 +0.1 % FSR ?0.05 ±0.02 +0.05 % FSR TA = 25°C A级2 ?0.3 +0.3 % FSR ?0.1 ±0.05 +0.1 % FSR TA = 25°C 相对精度(INL) ?0.02 ±0.005 +0.02 % FSR 双极性零刻度误差(中间量程的失调) ?10 +10 mV ±10 V范围 ?8 ±0.5 +8 mV TA = 25°C,±10 V范围 ?5 +5 mV ±5 V范围 ?4 ±0.3 +4 mV TA = 25°C,±5 V范围 双极性零刻度误差温度系数3 ±1.5 ppm FSR/°C 所有双极性范围 零刻度误差 ?10 +10 mV ±10 V范围 ?8 ±0.5 +8 mV TA = 25°C,±10 V范围 ?5 +5 mV ±5 V范围 ?4 ±0.3 +4 mV TA = 25°C,±5 V范围 AD5750/AD5750-1/AD5750-2 技术规格 AVDD /AVSS = ±12 V(± 10%)至±24 V(± 10%),DVCC = 2.7 V至5.5 V,GND = 0 V.IOUT:RLOAD = 300 Ω. 除非另有说明,所有规格均相对于TMIN 至TMAX 而言. AD5750;外部基准电压源必须与 此处所述完全相同;否则,精度误 差会表现为输出端的误差 AD5750-2;外部基准电压源需要与 此处所述完全相同;否则,精度误 差会表现为输出端的误差 AD5750-1;外部基准电压源需要与 此处所述完全相同;否则,精度误 差会表现为输出端的误差 AVDD 需要具有至少1.3 V的裕量, 或者大于11.3 V 可编程超范围;参见"特性详解"部分 AVDD /AVSS 需要具有至少1.3 V的裕 量,或者大于±11.3 V Rev. E | Page 5 of 36 参数1 最小值 典型值 最大值 单位 测试条件/注释 零电平误差温度系数3 ±1 ppm FSR/°C 所有双极性范围 零刻度/失调误差 ?5 +5 mV 0 V至10 V范围 ?4 ±0.5 +4 mV TA = 25°C,0 V至10 V范围 ?3 +3 mV 0 V至5 V范围 ?2.2 ±0.3 +2.2 mV TA = 25°C,0 V至5 V范围 失调误差温度系数3 ±2 ppm FSR/°C 所有单极性范围 增益误差 ?0.05 +0.05 % FSR 所有双极性/单极性范围, AD5750和AD5750-1 ?0.07 +0.07 % FSR AD5750-2 ?0.04 ±0.015 +0.04 % FSR TA = 25°C, AD5750, AD5750-1, 和AD5750-2 增益误差温度系数3 ±0.5 ppm FSR/°C 满量程误差 ?0.05 +0.05 % FSR 所有双极性/单极性范围, AD5750和AD5750-1 ?0.04 ±0.015 +0.04 % FSR TA = 25°C,AD5750和AD5750-1 ?0.07 +0.07 % FSR AD5750-2 满量程误差温度系数3 ±1.5 ppm FSR/°C 电压输出特性3 裕量 1.3 V 输出端无负载 短路电流 15 mA 负载 1 k? 容性负载稳定性 TA = 25°C RLOAD = ∞ 1 nF RLOAD = 2 k? 1 nF RLOAD = ∞ 2 ?F 需要外部补偿电容; 参见"驱动感性负载"部分 直流输出阻抗 0.12 ? 漏电流 ?110 +110 nA 输出禁用;泄漏至地 0 V至5 V范围,?至?阶跃 7 ?s 指定2 kΩ || 220 pF,±0.05% 0 V至5 V范围,40 mV输入阶跃 4.5 ?s 指定2 kΩ || 220 pF,±0.05% 压摆率 2 V/?s 指定2 kΩ || 220 pF 输出噪声 2.5 ?V rms 0.1 Hz至10 Hz带宽 45.5 ?V rms 100 kHz带宽 输出噪声频谱密度 165 nV/√Hz 10 kHz时测量;指定2 kΩ || 220 pF 交流电源抑制比(AC PSRR) ?65 dB 200 mV、50 Hz/60 Hz正弦波叠加于 电源电压上 直流电源抑制比(DC PSRR) 10 ?V/V 输出端无负载 电流输出 输出电流范围 0 24 mA 0 20 mA 4 20 mA ?20 +20 mA ?24 +24 mA 输出电流超范围 0 24.5 mA 参见"特性详解"部分 0 20.4 mA 参见"特性详解"部分 4 20.4 mA 参见"特性详解"部分 AD5750/AD5750-1/AD5750-2 Rev. E | Page 6 of 36 参数1 最小值 典型值 最大值 单位 测试条件/注释 精度(内部RSET ) 总不可调整误差(TUE) B级2 ?0.2 +0.2 % FSR ?0.08 ±0.03 +0.08 % FSR TA = 25°C A级2 ?0.5 +0.5 % FSR ?0.3 ±0.15 +0.3 % FSR TA = 25°C 相对精度(INL) ?0.02 ±0.01 +0.02 % FSR 单极性范围 ?0.03 ±0.015 +0.03 % FSR 双极性范围 失调误差 ?16 +16 ?A 输出范围:4 mA至20 mA、 0 mA至20 mA、0 mA至24 mA ?10 +5 +10 ?A TA = 25°C ?50 +50 ?A ±20 mA、±24 mA范围 ?26 +8 +26 ?A TA = 25°C 失调误差温度系数3 ±3 ppm FSR/°C 所有输出范围 双极性零误差 ?35 +35 ?A ±20 mA、±24 mA范围 ?24 +15 +24 ?A TA = 25°C 双极性零温度系数3 ±0.5 ppm FSR/°C 增益误差 ?0.2 +0.2 % FSR 输出范围:4 mA至20 mA、0 mA 至20 mA、0 mA至24 mA ?0.25 +0.25 % FSR ±20 mA、±24 mA范围 ?0.03 ±0.006 +0.03 % FSR TA = 25°C 增益温度系数3 ±8 ppm FSR/°C 所有输出范围 满量程误差 ?0.2 +0.2 % FSR 所有输出范围 ?0.125 ±0.02 +0.125 % FSR TA = 25°C 满量程温度系数3 ±4 ppm FSR/°C 所有输出范围 精度(外部RSET ) 总不可调整误差(TUE) B级2 ?0.1 +0.1 % FSR ?0.08 ±0.03 +0.08 % FSR TA = 25° A级2 ?0.3 +0.3 % FSR ?0.1 ±0.02 +0.1 % FSR TA = 25°C 相对精度(INL) ?0.02 ±0.01 +0.02 % FSR 输出范围:4 mA至20 mA、 0 mA至20 mA、0 mA至24 mA ?0.03 ±0.015 +0.03 % FSR ±20 mA、±24 mA范围 输出范围:4 mA至20 mA、 0 mA至20 mA、0 mA至24 mA 失调误差 ?14 +14 ?A ?11 +5 +11 ?A TA = 25°C ?20 +20 ?A ±20 mA、±24 mA范围 +8 +15 ?A TA = 25°C 失调误差温度系数3 ±2 ppm FSR/°C 所有输出范围 双极性零误差 ?32 +32 ?A 所有输出范围 ?22 +12 +22 ?A TA = 25°C 双极性零温度系数3 ±0.5 ppm FSR/°C 增益误差 ?0.08 +0.08 % FSR 所有输出范围 ?0.07 ±0.02 +0.07 % FSR TA = 25°C 增益温度系数 ±1 ppm FSR/°C 所有输出范围 满量程误差 ?0.1 +0.1 % FSR 所有输出范围 ?0.07 ±0.02 +0.07 % FSR TA = 25°C 满量程温度系数3 ±2 ppm FSR/°C 所有输出范围 AD5750/AD5750-1/AD5750-2 Rev. E | Page 7 of 36 参数1 最小值 典型值 最大值 单位 测试条件/注释 电流输出特性3 电流环路顺从电压 0 AVDD ? 2.75 V 阻性负载 参见测试条件/注释栏 选择此参数时应确保不超过 顺从电压 感性负载 参见测试条件/注释栏 需要具有较高电感值的合适 电容;参见"驱动感性负载" 部分 建立时间 4 mA至20 mA,满量程阶跃 8.5 ?s 250 Ω负载 4 mA至20 mA,120 ?A阶跃 1.2 ?s 250 Ω负载 直流电源抑制比(DC PSRR) 1 ?A/V 输出阻抗 130 M? 漏电流 ?12 +12 nA 输出禁用;泄漏至地 VOUT/VSENSE?误差 0.9994 1.0006 Gain 数字输入 符合JEDEC标准 输入高电压VIH 2 V 输入低电压VIL 0.8 V 输入电流 ?1 +1 ?A 每引脚 引脚电容 5 pF 每引脚 数字输出3 FAULT, IFAULT, TEMP, VFAULT 输出低电压VOL 0.4 V 10 kΩ上拉电阻,至DVCC 0.6 V 2.5 mA时 输出高电压VOH 3.6 V 10 kΩ上拉电阻,至DVCC SDO 输出低电压VOL 0.5 0.5 V 吸电流200 ?A 输出高电压VOH DVCC ? 0.5 DVCC ? 0.5 V 源电流200 ?A 高阻抗输出电容 3 pF 高阻抗漏电流 ?1 +1 ?A 电源要求 AVDD 12 24 V ±10% AVSS ?12 ?24 V ±10% DVCC 输入电压 2.7 5.5 V AIDD 4.4 5.6 mA 输出端无负载,输出禁用, R3、R2、R1、R0 = 0、1、 0、1;RSET = 0 5.2 6.2 mA 电流输出使能 5.2 6.2 mA 电压输出使能 AISS 2.0 2.5 mA 输出端无负载,输出禁用, R3、R2、R1、R0 = 0、1、0、1; RSET = 0,AD5750和AD5750-1 2.0 3.5 mA AD5750-2 2.5 3 mA 电流输出使能 2.5 3 mA 电压输出使能 DICC 0.3 1 mA VIH = DVCC , VIL = GND 功耗 108 mW AVDD /AVSS = ±24 V,输出端无负载 AD5750/AD5750-1/AD5750-2 VSENSE?变化引起的VOUT电 压误差;指定为增益,例如: 如果VSENSE?改变1 V,VOUT将 改变0.9994 V 1 温度范围:?40°C至+105°C;+25°C(典型值). 2 规格包括全温度范围内的增益误差和失调误差,以及在TA = 125°C下工作1000小时后出现的漂移. 3 通过特性保证,但未经生产测试. Rev. E | Page 8 of 36 表3. 参数1, 2 在TMIN 、TMAX 的限值 单位 描述 t1 20 ns(最小值) SCLK周期时间 t2 8 ns(最小值) SCLK高电平时间 t3 8 ns(最小值) SCLK低电平时间 t4 5 ns(最小值) ns(最小值) SYNC 下降沿到SCLK下降沿建立时间 t5 10 第16个SCLK下降沿到SYNC上升沿(如果使用PEC,则为第24个SCLK下降沿) t6 5 ns(最小值) SYNC最小高电平时间(写入模式) t7 5 ns(最小值) 数据建立时间 t8 5 ns(最小值) 数据保持时间 t9, t10 1.5 ?s(最大值) CLEAR脉冲低电平/高电平激活时间 t11 5 ns(最小值) SYNC最小高电平时间(读取模式) t12 40 ns(最大值) SCLK上升沿到SDO有效(SDO CL = 15 pF) t13 10 ns(最小值) RESET 脉冲低电平时间 AD5750/AD5750-1/AD5750-2 时序特性 AVDD /AVSS = ±12 V(± 10%)至±24 V(± 10%),DVCC = 2.7 V至5.5 V,GND = 0 V.VOUT:RLOAD = 2 kΩ,CL = 200 pF, IOUT:RLOAD = 300 Ω.除非另有说明,所有规格均相对于TMIN 至TMAX 而言. 1 通过特性保证,但未经生产测试. 2 所有输入信号均指定tR = tF = 5 ns(DVCC 的10%到90%)并从1.2V电平起开始计时. Rev. E | Page 9 of 36 时序图 图2. 写入模式时序图 图3. 回读模式时序图 D15 1 2 16 D0 t1 t2 t5 t8 t7 t3 SCLK SYNC SDIN CLEAR VOUT t10 t9 t13 RESET t4 t6 07268-003 t11 t12 A2 SDIN SYNC SCLK A0 R = 1 0 R3 R2 R1 R0 CLRSEL OUTEN CLEAR RSET RESET 0 0 A1 X SDO X X X R3 R2 R1 R0 CLRSEL OUTEN RSET PEC ERROR OVER TEMP IOUT FAULT VOUT FAULT X 07268-004 AD5750/AD5750-1/AD5750-2 Rev. E | Page 10 of 36 表4. 额定值 参数 AVDD 至GND ?0.3 V至+30 V AVSS 至GND +0.3 V至?28 V AVDD 至AVSS ?0.3 V至+58 V DVCC 至GND ?0.3 V至+7 V VSENSE+至GND AVSS 至AVDD VSENSE?至GND ±5.0 V 数字输入至GND ?0.3 V至DVCC + 0.3 V 或+7 V(取较小者) 数字输出至GND ?0.3 V至DVCC + 0.3 V 或+7 V(取较小者) VREF至GND ?0.3 V至+7 V VIN至GND ?0.3 V至+7 V VOUT、IOUT至GND AVSS 至AVDD 工业温度范围 ?40°C至+105°C ?65°C至+150°C 28°C/W 125°C 存储温度范围 结温(TJ 最大值) 32引脚LFCSP封装 θJA 热阻 引脚温度 JEDEC工业标准 3 kV J-STD-020 焊接 ESD(人体模型) AD5750/AD5750-1/AD5750-2 绝对最大额定值 除非另有说明,TA = 25°C.100 mA以下的瞬态电流 不会造成SCR闩锁. ESD警告 ESD(静电放电)敏感器件. 带电器件和电路板可能会在没有察觉的情况下放电. 尽管本产品具有专利或专有保护电路,但在遇到高 能量ESD时,器件可能会损坏.因此,应当采取适当 的ESD防范措施,以避免器件性能下降或功能丧失. 注意,超出上述绝对最大额定值可能会导致器件永久性 损坏.这只是额定最值,并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下,推断器 件能否正常工作.长期在绝对最大额定值条件下工作会影 响器件的可靠性. Rev. E | Page 11 of 36 引脚配置和功能描述 图4. 引脚配置 表5. 引脚功能描述 引脚编号 引脚名称 描述 1 SDO/VFAULT 2 CLRSEL 3 CLEAR 4 DVCC 5 GND 6 SYNC/RSET 7 SCLK/OUTEN 8 SDIN/R0 9 AD2/R1 10 AD1/R2 PIN 1 INDICATOR TOP VIEW (Not to Scale) AD5750/ AD5750-1/ AD5750-2 1 SDO/VFAULT 2 CLRSEL 3 CLEAR 4 DVCC 5 GND 6 SYNC/RSET 7 SCLK/OUTEN 8 SDIN/R0 24 VSENSE+ 23 VOUT 22 VSENSE– 21 AVSS 20 COMP1 19 COMP2 18 IOUT 17 AVDD 9 AD2/R1 10 AD1/R2 11 AD0/R3 12 REXT2 13 REXT1 14 VREF 15 VIN 16 GND 32 NC/IFAULT 31 FAULT/TEMP 30 RESET 29 HW SELECT 28 NC 27 NC 26 NC 25 NC NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE IS TIED TO AVSS. 07268-005 AD5750/AD5750-1/AD5750-2 串行数据输出(SDO).在软件模式下,此引脚用于在回读模式中从输入移位寄存器逐个输出数据.数据 在SCLK上升沿逐个输出,而且在SCLK下降沿有效.此引脚为CMOS输出. 短路故障报警(VFAULT).在硬件模式下,此引脚用作短路故障报警引脚,并会在检测到短路错误时置位 低电平.此引脚为开漏输出,必须连接到上拉电阻. 在硬件或软件模式下,此引脚用于选择清零值(零刻度或中间量程).在软件模式下,此引脚与内部 CLRSEL位取逻辑"或". 高电平有效输入.置位此引脚可将输出电流/电压设置为选定范围(用户可选)的零电平码或中间电平码. CLEAR引脚与内部clear位取逻辑"或". 在软件模式下,上电期间CLEAR引脚电平决定电压通道的上电状态,该通道可以设置为0 V或三态有效. 详情参见"异步清零(CLEAR)"部分. 数字电源. 接地连接. 上升沿锁存(SYNC).在软件模式下,上升沿并行将输入移位寄存器数据载入AD5750/AD5750-1/ AD5750-2,同时更新输出. 电阻选择(RSET).在硬件模式下,此引脚选择是使用内部电流检测电阻,还是使用外部电流检测电阻. 如果RSET = 0,则选择外部检测电阻;如果RSET = 1,则选择内部检测电阻. 串行时钟输入(SCLK).在软件模式下,数据在SCLK下降沿读入输入移位寄存器.此引脚的工作时钟速率 最高达50 MHz. 输出使能(OUTEN).在硬件模式下,此引脚用作输出使能引脚. 串行数据输入(SDIN).在软件模式下,数据必须在SCLK下降沿有效. 范围解码位(R0).在硬件模式下,此引脚与R2、R1和R3一起用于选择器件的输出电流/电压范围设置. 器件寻址位(AD2).在软件模式下,此引脚与AD1和AD0配合使用,允许一条总线上最多可以寻址八个器件. 范围解码位(R1).在硬件模式下,此引脚与R2、R0和R3一起用于选择器件的输出电流/电压范围设置. 器件寻址位(AD1).在软件模式下,此引脚与AD2和AD0配合使用,允许一条总线上最多可以寻址八个 器件. 范围解码位(R2).在硬件模式下,此引脚与R0、R1和R3一起用于选择器件的输出电流/电压范围设置. Rev. E | Page 12 of 36 引脚编号 引脚名称 描述 11 AD0/R3 12, 13 REXT2, REXT1 14 VREF 缓冲基准电压输入. 15 VIN 缓冲模拟输入(0 V至4.096 V). 16 GND 接地连接. 17 AVDD 正模拟电源. 18 IOUT 电流输出. 19, 20 COMP2, COMP1 21 AVSS 负模拟电源. 22 VSENSE? 23 VOUT 缓冲模拟输出电压. 24 VSENSE+ 正电压输出负载连接的检测连接. 25, 26, 27, 28 NC 不连接.可与GND相连. 29 HW SELECT 30 RESET 将器件复位至其上电状态. 31 FAULT/TEMP 32 NC/IFAULT EPAD 裸露焊盘与AVSS 相连. AD5750/AD5750-1/AD5750-2 器件寻址位(AD0).在软件模式下,此引脚与AD1和AD2配合使用,允许一条总线上最多可以寻址八个器件. 范围解码位(R3).在硬件模式下,此引脚与R0、R1和R2一起用于选择器件的输出电流/电压范围设置. REXT1和REXT2引脚之间可以连接一个15 kΩ外部电流设置电阻,用于改善IOUT温度漂移性能. 电压输出缓冲的可选补偿电容连接.这些引脚用于驱动输出端的较高容性负载.这些引脚还可以减少输 出端的过冲.选择COMP1和COMP2引脚之间连接的电容值时必须谨慎,因为该值会直接影响输出的建 立时间.详情参见"驱动较大容性负载"部分. 负电压输出负载连接的检测连接.为保证正确操作,此引脚必须保持在到地电压的±3.0 V范围内. 此引脚用于将器件配置为硬件模式或软件模式.HW SELECT = 0选择软件控制,HW SELECT = 1选择硬件 控制. 故障报警(FAULT).在软件模式下,此引脚用作通用故障报警引脚.检测到开路、短路、过温错误或PEC 接口错误时,此引脚置位低电平.此引脚为开漏输出,必须连接到上拉电阻. 过温故障(TEMP).在硬件模式下,此引脚用作过温故障引脚.检测到过温错误时,此引脚置位低电平. 此引脚为开漏输出,必须连接到上拉电阻. 无连接(NC).在软件模式下,此引脚无连接.或者,此引脚与GND相连. 开路故障报警(IFAULT).在硬件模式下,此引脚用作开路故障报警引脚.检测到开路错误时,此引脚置 位低电平.此引脚为开漏输出,必须连接到上拉电阻. Rev. E | Page 13 of 36 典型工作特性 电压输出 图5. 积分非线性误差与VIN 的关系 图6. 积分非线性误差与温度的关系 图7. 总不可调整误差(TUE)与VIN 的关系 图8. 总不可调整误差(TUE)与温度的关系 图9. 满量程误差与温度的关系 图10. 双极性零误差与温度的关系 0.0020 –0.0030 –0.0025 –0.0020 –0.0015 –0.0010 –0.0005 0 0.0005 0.0010 0.0015 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 INTEGRAL NONLINEARITY ERROR (%FSR) VIN (V) +5V +10V ±5V ±10V AVDD = +24V AVSS = –24V 07268-105 0.005 –0.005 –0.004 –0.003 –0.002 –0.001 0 0.001 0.002 0.003 0.004 105 25 –40 INTEGRAL NONLINEARITY ERROR (%FSR) TEMPERATURE (°C) AVDD = +24V AVSS = –24V +5V LINEARITY, NO LOAD +10V LINEARITY, NO LOAD ±5V LINEARITY, NO LOAD ±10V LINEARITY, NO LOAD 07268-106 0.006 –0.010 –0.008 –0.006 –0.004 –0.002 0.004 0.002 0 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 TUE (%FSR) VIN (V) +5V +10V ±5V ±10V AVDD = +24V AVSS = –24V 07268-107 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 105 25 –40 TUE (%FSR) TEMPERATURE (°C) +5V POSITIVE TUE, NO LOAD +10V POSITIVE TUE, NO LOAD ±5V POSITIVE TUE, NO LOAD ±10V POSITIVE TUE, NO LOAD +5V NEGATIVE TUE, NO LOAD +10V NEGATIVE TUE, NO LOAD ±5V NEGATIVE TUE, NO LOAD ±10V NEGATIVE TUE, NO LOAD 07268-108 0.03 –0.04 –0.03 –0.02 –0.01 0 0.01 0.02 105 25 –40 FULL-SCALE ERROR (%FSR) TEMPERATURE (°C) +5V RANGE, FULL-SCALE ERROR +10V RANGE, FULL-SCALE ERROR ±5V RANGE, FULL-SCALE ERROR ±10V RANGE, FULL-SCALE ERROR 07268-109 2.5 –2.5 –2.0 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 2.0 105 25 –40 BIPOLAR ZERO ERROR (mV) TEMPERATURE (°C) ±5V ZERO ERROR ±10V ZERO ERROR AVDD = +24V AVSS = –24V 07268-110 AD5750/AD5750-1/AD5750-2 Rev. E | Page 14 of 36 图11. 增益误差与温度的关系 图12. 零刻度误差(失调误差)与温度的关系 图13. 积分非线性误差与电源电压的关系 图14. 总不可调整误差(TUE)与电源电压的关系 图15. AVDD 裕量,±10 V范围,输出设置为10 V,无负载 图16. 输出放大器的源电流和吸电流能力 0.020 –0.025 –0.020 –0.015 –0.010 –0.005 0 0.005 0.010 0.015 105 25 –40 GAIN ERROR (%FSR) TEMPERATURE (°C) AVDD = +24V AVSS = –24V +5V GAIN, NO LOAD +10V GAIN, NO LOAD ±5V GAIN, NO LOAD ±10V GAIN, NO LOAD 07268-111 2.5 –3.0 –2.5 –2.0 –1.5 –1.0 –0.5 0 0.5 1.5 2.0 1.0 105 25 –40 ZERO-SCALE ERROR (mV) TEMPERATURE (°C) AVDD = +24V AVSS = –24V OUTPUT UNLOADED +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 07268-112 0.003 –0.003 –0.002 –0.001 0 0.001 0.002 INTEGRAL NONLINEARITY ERROR (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +5V LINEARITY, NO LOAD +10V LINEARITY, NO LOAD ±5V LINEARITY, NO LOAD ±10V LINEARITY, NO LOAD 07268-113 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +5V POSITIVE TUE, NO LOAD +10V POSITIVE TUE, NO LOAD ±5V POSITIVE TUE, NO LOAD ±10V POSITIVE TUE, NO LOAD +5V NEGATIVE TUE, NO LOAD +10V NEGATIVE TUE, NO LOAD ±5V NEGATIVE TUE, NO LOAD ±10V NEGATIVE TUE, NO LOAD 07268-114 1.2 1.0 0.8 0.6 0.4 0.2 0 105 25 –40 HEADROOM (V) TEMPERATURE (°C) ±10V VDD HEADROOM, LOAD OFF 07268-115 0.05 –0.05 –0.04 –0.03 –0.02 –0.01 0 0.01 0.02 0.03 0.04 15 –15 –13 –11 –9 –7 –5 –3 –1 1 3 5 7 9 11 13 OUTPUT VOLTAGE DELTA (V) SOURCE/SINK CURRENT (mA) +5V RANGE ±10V RANGE 07268-116 AD5750/AD5750-1/AD5750-2 Rev. E | Page 15 of 36 图17. 满刻度正阶跃 图18. 满刻度负阶跃 图19. 上电时VOUT 与时间的关系,负载 = 2 kΩ || 200 pF 图20. VOUT 使能毛刺,负载 = 2 kΩ || 1 nF 图21. 峰峰值噪声(0.1 Hz至10 Hz带宽) 12 10 8 6 4 2 0 27 22 17 12 7 2 –3 –8 VOLTAGE (V) TIME (?s) 07268-117 12 10 8 6 4 2 0 27 22 17 12 7 2 –3 –8 VOLTAGE (V) TIME (?s) 07268-118 40 35 30 25 20 15 10 5 0 –5 2.5 2.0 1.5 1.0 0.5 0 –0.5 –1.0 V OUT (mV) TIME (ms) 07268-119 CH1 5.00V CH2 20.0mV B W M1.0?s A CH1 3.00V 1 2 07268-120 5?V/DIV 1s/DIV 07268-121 100?V/DIV 1s/DIV 07268-122 AD5750/AD5750-1/AD5750-2 图22. 峰峰值噪声(100 kHz带宽) Rev. E | Page 16 of 36 图23. 上电时VDD 和VOUT 与时间的关系 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0 1.0 0.8 0.6 0.4 0.2 0 –0.2 2.0 1.5 VDD VOUT 1.0 0.5 0 –0.5 –1.0 –1.5 V DD (V) V OUT (V) TIME (ms) 07268-123 AD5750/AD5750-1/AD5750-2 Rev. E | Page 17 of 36 电流输出 图24. 积分非线性误差与VIN 的关系(外部RSET 电阻) 图25. 积分非线性误差与VIN 的关系(内部RSET 电阻) 图26. 积分非线性误差、电流模式、外部RSET 检测电阻 图27. 积分非线性误差、电流模式、内部RSET 检测电阻 图28. 总不可调整误差(TUE)与VIN 的关系(外部RSET 电阻) 图29. 总不可调整误差与VIN 的关系(内部RSET 电阻) 0.004 –0.010 –0.008 –0.006 –0.004 –0.002 0.002 0 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 INTEGRAL NONLINEARITY ERROR (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-124 0.004 –0.012 –0.010 –0.008 –0.006 –0.004 –0.002 0.002 0 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 INTEGRAL NONLINEARITY ERROR (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-125 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 INTEGRAL NONLINEARITY ERROR (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +24mA EXTERNAL RSET LINEARITY ±20mA EXTERNAL RSET LINEARITY ±24mA EXTERNAL RSET LINEARITY 07268-126 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 INTEGRAL NONLINEARITY ERROR (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +24mA INTERNAL RSET LINEARITY ±20mA INTERNAL RSET LINEARITY ±24mA INTERNAL RSET LINEARITY 07268-127 0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 TUE (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-128 0.015 –0.015 –0.010 –0.005 0 0.005 0.010 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 TUE (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-129 AD5750/AD5750-1/AD5750-2 Rev. E | Page 18 of 36 图30. 总不可调整误差(TUE),电流模式,外部RSET 检测电阻 图31. 总不可调整误差(TUE),电流模式,内部RSET 检测电阻 图32. INL与温度的关系(内部RSET 检测电阻) 图33. INL与温度的关系(外部RSET 检测电阻) 图34. 总不可调整误差(TUE)与温度的关系(内部RSET 检测电阻) 图35. 总不可调整误差(TUE)与温度的关系(外部RSET 检测电阻) 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +24mA EXTERNAL RSET POSITIVE TUE ±20mA EXTERNAL RSET POSITIVE TUE ±24mA EXTERNAL RSET POSITIVE TUE +4mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +24mA EXTERNAL RSET NEGATIVE TUE ±20mA EXTERNAL RSET NEGATIVE TUE ±24mA EXTERNAL RSET NEGATIVE TUE 07268-130 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +24mA INTERNAL RSET POSITIVE TUE ±20mA INTERNAL RSET POSITIVE TUE ±24mA INTERNAL RSET POSITIVE TUE +4mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +24mA INTERNAL RSET NEGATIVE TUE ±20mA INTERNAL RSET NEGATIVE TUE ±24mA INTERNAL RSET NEGATIVE TUE 07268-131 105 25 –40 TEMPERATURE (°C) 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 LINEARITY (%FSR) +4mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +24mA INTERNAL RSET LINEARITY ±20mA INTERNAL RSET LINEARITY ±24mA INTERNAL RSET LINEARITY AVDD = +24V AVSS = –24V 07268-132 105 25 –40 TEMPERATURE (°C) 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 LINEARITY (%FSR) +4mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +24mA EXTERNAL RSET LINEARITY ±20mA EXTERNAL RSET LINEARITY ±24mA EXTERNAL RSET LINEARITY AVDD = +24V AVSS = –24V 07268-133 105 25 –40 TEMPERATURE (°C) 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) +4mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +24mA INTERNAL RSET POSITIVE TUE ±20mA INTERNAL RSET POSITIVE TUE ±24mA INTERNAL RSET POSITIVE TUE +4mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +24mA INTERNAL RSET NEGATIVE TUE ±20mA INTERNAL RSET NEGATIVE TUE ±24mA INTERNAL RSET NEGATIVE TUE 07268-134 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) +4mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +24mA EXTERNAL RSET POSITIVE TUE ±20mA EXTERNAL RSET POSITIVE TUE ±24mA EXTERNAL RSET POSITIVE TUE +4mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +24mA EXTERNAL RSET NEGATIVE TUE ±20mA EXTERNAL RSET NEGATIVE TUE ±24mA EXTERNAL RSET NEGATIVE TUE 105 25 –40 TEMPERATURE (°C) 07268-135 AD5750/AD5750-1/AD5750-2 Rev. E | Page 19 of 36 图36. 零刻度误差与温度的关系(外部RSET 检测电阻) 图37. 零刻度误差与温度的关系(内部RSET 检测电阻) 图38. 双极性零电平误差与温度的关系(外部RSET 检测电阻) 图39. 双极性零电平误差与温度的关系(内部RSET 检测电阻) 图40. 满刻度误差与温度的关系(外部RSET 检测电阻) 图41. 满刻度误差与温度的关系(内部RSET 检测电阻) 6 –6 –4 –2 0 2 4 ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA EXTERNAL RSET 0mA TO +20mA EXTERNAL RSET 0mA TO +24mA EXTERNAL RSET ±20mA EXTERNAL RSET ±24mA EXTERNAL RSET 07268-136 25 –20 –15 –10 –5 0 5 10 15 20 ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA INTERNAL RSET 0mA TO +20mA INTERNAL RSET 0mA TO +24mA INTERNAL RSET ±20mA INTERNAL RSET ±24mA INTERNAL RSET 07268-137 3 –5 –4 –3 –2 –1 0 1 2 BIPOLAR ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V ±20mA, EXTERNAL RSET ±24mA, EXTERNAL RSET 07268-138 2 –6 –5 –4 –3 –2 –1 0 1 BIPOLAR ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V ±20mA, INTERNAL RSET ±24mA, INTERNAL RSET 07268-139 0.04 –0.04 –0.03 –0.02 –0.01 0 0.01 0.02 0.03 FULL-SCALE ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA EXTERNAL RSET 0mA TO +20mA EXTERNAL RSET 0mA TO +24mA EXTERNAL RSET ±20mA EXTERNAL RSET ±24mA EXTERNAL RSET 07268-140 0.04 –0.06 –0.04 –0.05 –0.03 –0.02 –0.01 0 0.01 0.02 0.03 FULL-SCALE ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA INTERNAL RSET 0mA TO +20mA INTERNAL RSET 0mA TO +24mA INTERNAL RSET ±20mA INTERNAL RSET ±24mA INTERNAL RSET 07268-141 AD5750/AD5750-1/AD5750-2 Rev. E | Page 20 of 36 图42. 增益误差与温度的关系(外部RSET 检测电阻) 图43. 增益误差与温度的关系(内部RSET 检测电阻) 图44. IOUT = 10.8 mA并选择±24 mA范围时, 所测输出顺从电压与温度的关系 图45. VDD 和输出电流(IOUT )与上电时间的关系 图46. 输出电流(IOUT )与输出使能时间的关系 图47. 4 mA至20 mA输出电流阶跃 0.020 0.015 –0.015 –0.010 –0.005 0 0.005 0.010 GAIN ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA EXTERNAL RSET 0mA TO +20mA EXTERNAL RSET 0mA TO +24mA EXTERNAL RSET ±20mA EXTERNAL RSET ±24mA EXTERNAL RSET 07268-142 0.08 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.04 0.02 0.06 GAIN ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA INTERNAL RSET 0mA TO +20mA INTERNAL RSET 0mA TO +24mA INTERNAL RSET ±20mA INTERNAL RSET ±24mA INTERNAL RSET 07268-143 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0 COMPLIANCE (V) 105 25 –40 TEMPERATURE (°C) AVDD COMPLIANCE AVSS COMPLIANCE 07268-144 12 10 8 6 4 2 0 –2 0.000010 –0.000010 –0.000008 –0.000006 –0.000004 –0.000002 0 0.000002 0.000004 0.000006 0.000008 10 VDD IOUT –10 –8 –6 –4 –2 0 2 4 6 8 V DD (V) I OUT (A) TIME (ms) 07268-145 0 –18 –16 –14 –12 –10 –8 –6 –4 –2 8 –2 –1 0 1 2 3 4 5 6 7 I OUT (V) TIME (?s) 07268-146 0.025 0.020 0.015 0.010 0.005 0 68 61 54 48 41 34 28 21 14 8 1 –12 –6 CURRENT (A) TIME (?s) 07268-147 AD5750/AD5750-1/AD5750-2 Rev. E | Page 21 of 36 图48. DICC 与逻辑输入电压的关系 图49. AIDD /AISS 与AVDD /AVSS 的关系(VOUT = 0 V) 图50. AIDD /AISS 与AVDD /AVSS 的关系(IOUT = 0 mA) 3000 2500 2000 1500 1000 500 0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 DI CC (?A) LOGIC LEVEL (V) DVCC = 5V DVCC = 3V 07268-148 6 5 4 3 2 1 0 –1 –2 –3 AI DD /AI SS (mA) AVDD/AVSS (V) ±10.8 ±15.0 ±24.0 ±26.4 AIDD AISS 07268-149 6 5 4 3 2 1 0 –1 –2 –3 AI DD /AI SS (mA) AVDD/AVSS (V) ±10.8 ±15.0 ±24.0 ±26.4 AIDD AISS 07268-150 AD5750/AD5750-1/AD5750-2 Rev. E | Page 22 of 36 . AD5750/AD5750-1/AD5750-2 术语 总不可调整误差(TUE) 总不可调整误差(TUE)是指包括以下所有误差在内的总输 出误差:INL误差、失调误差、增益误差和随电源电压、 温度和时间变化而出现的输出漂移.TUE采用满量程范围 的百分比表示(% FSR). 相对精度或积分非线性(INL) 积分非线性(INL)是指输出驱动器的输出与通过其传递函数 两个端点的直线之间的最大偏差,单位为% FSR.从图5可 以看出典型INL与输入电压的关系. 双极性零误差 双极性零刻度误差是指所选双极性范围内半量程输出(0 V/ 0 mA)的实际值之间的偏差.从图10可以看出双极性零电平 误差与温度的关系. 双极性零温度系数(TC) 双极性零温度系数(TC)衡量双极性零误差随温度的变化, 用ppm FSR/°C表示. 满量程误差 满量程误差是实际满量程模拟输出与理想满量程输出的 偏差,用满量程范围的百分比(% FSR)表示. 满刻度温度系数(TC) 满量程温度系数(TC)衡量满量程误差随温度的变化,用ppm FSR/°C表示. 增益误差 增益误差衡量输出的量程误差,是指输出传递特性的斜率 与理想值之间的偏差,用满量程范围的百分比表示(% FSR).从图11可以看出增益误差与温度的关系. 增益误差温度系数(TC) 增益误差温度系数(TC)衡量增益误差随温度的变化,用ppm FSR/°C表示. 零刻度误差 零刻度误差是指实际零刻度模拟输出与理想零刻度输出的 偏差,用毫伏(mV)表示. 零刻度TC 零刻度温度系数(TC)衡量零刻度误差随温度的变化,用ppm FSR/°C表示. 失调误差 失调误差衡量传递函数线性区内实际VOUT和理想VOUT 之间的差值,用毫伏(mV)表示.该值可以为正,也可为负. 输出电压建立时间 输出电压建立时间是指对于一个半量程输入变化,输出建 立到指定精度水平所需的时间量. 压摆率 器件的压摆率是对输出电压变化率的限制.输出压摆速度 通常受限于其输出端使用的放大器压摆率.压摆率是输出 信号10%至90%之间的测量值,用V/μs表示. 电流环路顺从电压 电流环路顺从电压是指输出电流与编程值相等情况下 IOUT引脚的最大电压. 上电毛刺能量 上电毛刺能量是AD5750/AD5750-1/AD5750-2上电时注入 模拟输出的脉冲,定义为毛刺的面积,用nV-sec表示. 电源抑制比(PSRR) PSRR表示电源电压变化对输出的影响大小. Rev. E | Page 23 of 36 图51. 软件模式下的典型系统配置(未显示开漏输出所需的上拉电阻) 07268-045 VSENSE+ VSENSE– VIN SCLK VDD REFIN SDI/DIN SDO SYNC1 SYNC SDO SDIN SCLK AD506x AD566x MCU VOUT 0V TO +5V, 0V TO +10V, ±5V, ±10V IOUT 0mA TO +20mA, 0mA TO +24mA, +4mA TO +20mA ±20mA, ±24mA VOUT RANGE SCALE IOUT RANGE SCALE VOUT SHORT FAULT IOUT OPEN FAULT OVERTEMP FAULT STATUS REGISTER SERIAL INTERFACE VREF HW SELECT FAULT ADP1720 ADR392 VDD AGND VSS AVDD GND AVSS AD5750/ AD5750-1/ AD5750-2 AD5750/AD5750-1/AD5750-2 工作原理 AD5750/AD5750-1/AD5750-2是单通道、高精度、电压/电 流输出驱动器,输出范围可通过硬件或软件编程.软件输 出范围可通过SPI/MICROWIRE兼容的串行接口进行设 置.AD5750/AD5750-1/AD5750-2的模拟输入由一个低电 压、单电源供电的DAC提供,对该模拟输入进行内部调理 以提供所需的输出电流/电压范围.AD5750-1/AD5750-2提供0 V至2.5 V模拟输入范围,AD5750提供0 V至4.096 V模拟 输入范围. 可编程输出电流范围有如下五种:+4 mA至+20 mA、0 mA 至+20 mA、0 mA至+24 mA、±20 mA和±24 mA. 通过配置单独的引脚可以提供四种输出电压范围:0 V至+5 V、0 V至+10 V、±5 V或±10 V.所有电压范围均提供 20%的超范围特性.4-20 mA、0-20 mA和0-24 mA电流范围 提供2%的超范围特性.电流输出和电压输出通过独立引脚 提供,一次只能使能一个输出.输出范围可通过编程控制 寄存器中的R3至R0位进行选择(参见表7和表8). 图51和图52分别显示的是输出模块系统中AD5750/ AD5750-1/AD5750-2在软件模式和硬件模式下的典型配 置.HW SELECT引脚用于选择器件是配置为软件模式,还 是硬件模式.AD5750/AD5750-1/AD5750-2的模拟输入由 AD506x或AD566x等低电压、单电源供电的DAC提供, DAC的输出范围为0 V至4.096 V.DAC的电源和基准电压 以及AD5750/AD5750-1/AD5750-2的基准电压可以由 ADR392等基准电压源提供.AD5750/AD5750-1/AD5750-2 可以采用最高±26.4 V的电源供电. 软件模式 在电流模式下,可通过软件选择的输出范围包括:±20 mA、±24 mA、0 mA至+20 mA、+4 mA至+20 mA和0 mA至+24 mA. 在电压模式下,可通过软件选择的输出范围包括:0 V至+5 V、0 V至+10 V、±5 V或±10 V. Rev. E | Page 24 of 36 图52. 硬件模式下的典型系统配置,采用内置DAC基准电压源(未显示开漏输出所需的上拉电阻) 表6. 建议与AD5750、AD5750-1和AD5750-2配合使用的器件 DAC 基准电压源 电源 精度 描述 AD5660 内部 ADP17201 12位INL 中端系统、单通道、内部基准电压源 AD5664R 内部 不适用 不适用 中端系统、四通道、内部基准电压源 AD5668 内部 不适用 不适用 中端系统、八通道、内部基准电压源 AD5060 ADR434 ADP17201 16位INL 高端系统、单通道、外部基准电压源 AD5064 ADR434 不适用 不适用 高端系统、四通道、外部基准电压源 AD5662 ADR3922 ADR3922 12位INL 中端系统、单通道、外部基准电压源 AD5664 ADR3922 不适用 不适用 中端系统、四通道、外部基准电压源 07268-046 VSENSE+ VSENSE– R3 R2 R1 R0 OUTPUT RANGE SELECT PINS VIN SCLK VDD REFIN SDI/DIN SDO SYNC1 AD506x AD566x MCU VOUT 0V TO +5V, 0V TO +10V, ±5V, ±10V IOUT 0mA TO +20mA, 0mA TO +24mA, +4mA TO +20mA ±20mA, ±24mA VOUT RANGE SCALE IOUT RANGE SCALE VREF TEMP VFAULT IFAULT ADP1720 ADR392 VDD AGND VSS OUTEN HW SELECT DVCC AVDD GND AVSS AD5750/ AD5750-1/ AD5750-2 AD5750/AD5750-1/AD5750-2 1 ADP1720的输入范围最高可达28 V. 2 ADR392的输入范围最高可达15 V. Rev. E | Page 25 of 36 图53. 电流输出配置 图54. 电压输出 IOUT RANGE SCALING REXT1 IOUT RSET Vx VSS VDD R1 R4 R2 R3 REXT2 IOUT OPEN FAULT VIN VREF RANGE DECODE FROM INTERFACE 07268-047 VOUT RANGE SCALING VSENSE+ VOUT VSENSE– VOUT SHORT FAULT RANGE DECODE FROM INTERFACE VIN (0V TO 4.096V) VREF 07268-048 AD5750/AD5750-1/AD5750-2 电流输出架构 模拟输入VIN引脚的电压输入(AD5750为0 V至4.096 V, AD5750-1/AD5750-2为0 V至2.5 V)可以转换成电流(见图53), 然后电流镜像到供电轨,使应用仅发生相对内置基准电压 的电流源输出;或者,电压输入经过缓冲和比例缩放,输 出可通过软件选择的单极性或双极性电压范围(见图54). 基准电压源用于为输出范围和增益调整提供内部失调.可 选输出范围可通过数字接口进行编程. 驱动感性负载 在驱动感性负载或非明确定义的负载时,需要在IOUT与GND之间连接一个0.01 ?F电容,以确保能够稳定地驱动超 过50 mH的负载.不存在最大电容限值.负载的容性成分 可能造成建立变慢. 电压输出放大器 电压输出放大器能够产生单极性和双极性两种输出电压, 能够驱动1 kΩ并联1.2 ?F的负载(在COMP1和COMP2引脚上 连接有外部补偿电容).输出放大器的源电流和吸电流能力 如图16所示.压摆率为2 V/?s. 器件内部VOUT和VSENSE+引脚之间以及VSENSE?引脚和 器件内部地之间都连接一个2.5 MΩ电阻.如果出现故障, 这些电阻可确保放大器环路闭合,让AD5750/AD5750-1/ AD5750-2不会进入开环状态,从而保护器件. VSENSE?引脚可以在相对于远端负载接地点的±3 V共模范 围内工作. 电流和电压通过独立引脚输出,且不能同时输出.这让用 户可以将电流和电压输出引脚连接在一起,并将终端系统 配置为单通道输出. 驱动较大容性负载 通过在COMP1和COMP2引脚之间增加一个无极性补偿 电容,电压输出放大器能够驱动最高1 ?F的容性负载. 如果不使用该补偿电容,最高可驱动20 nF容性负载.必须 为CCOMP 电容选择合适的值.虽然此电容允许AD5750/ AD5750-1/AD5750-2驱动较大容性负载并可减少过冲,但 是会增加器件的建立时间,因此会影响系统带宽.此电容 值的考虑范围为100 pF至4 nF,具体取决于建立时间、过冲 和带宽之间的折衷权衡. AD5750/AD5750-1/AD5750-2的上电状态 上电时,AD5750/AD5750-1/AD5750-2检测载入的是硬件 模式还是软件模式,并相应地设置上电条件. 在软件SPI模式下,输出端的上电状态取决于CLEAR引脚 的状态.如果器件上电时CLEAR引脚被拉高,则电压输出 端输出一个有效0 V.如果器件上电时CLEAR引脚被拉低, 则电压输出通道置于三态模式.在这两种情况下,电流输 出通道均会在上电时预设为三态条件(0 mA).这样允许用户 根据需要将电压输出端和电流输出端连接在一起. 要将器件置于正常工作模式,用户必须将控制寄存器中的 OUTEN位置1以使能输出,并在同一写操作中使用R3至R0 范围位来设置输出范围配置.如果在此写操作期间CLEAR 引脚仍处于高电平(有效),器件会自动清零至由可编程范 围和CLR SEL引脚或CLRSEL位定义的正常清零状态.(详情 参见"异步清零(CLEAR)"部分).CLEAR引脚必须处于低电 平,才能使器件工作在正常模式下. CLEAR引脚通常由微控制器直接驱动.如果AD5750/ AD5750-1/AD5750-2的电源与微控制器电源相互独立,应在DVCC 上连接一个弱上拉电阻或对地连接一个下拉电阻, 从而确保无需使用微控制器也能获得正确的上电条件.对 于大多数应用,在CLEAR引脚上连接一个10 kΩ的上拉/下拉 电阻就足够了. 如果选择的是硬件模式,则器件上电时预设为由R3至R0范 围位和OUTEN或CLEAR引脚状态所定义的状态.在硬件 模式下给器件上电时,建议将输出端保持为禁用. Rev. E | Page 26 of 36 表7. 写操作的输入移位寄存器内容—控制寄存器 MSB LSB D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 R/W 0 R3 R2 R1 R0 CLRSEL OUTEN Clear RSET Reset 0 0 表8. 输入移位寄存器描述 位 描述 A2, A1, A0 与AD2、AD1和AD0外部引脚配合使用,以确定系统控制器要寻址的具体器件. A2 A1 A0 功能 0 0 0 对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址. 0 0 1 对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址. 0 1 0 对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址. 0 1 1 对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址. 1 0 0 对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址. 1 0 1 对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址. 1 1 0 对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址. 1 1 1 对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址. R/W 表示对寻址寄存器的读或写操作. AD5750/AD5750-1/AD5750-2 上电时的默认寄存器 AD5750/AD5750-1/AD5750-2上电复位电路确保所有寄存 器均加载零码. 在软件SPI模式下,器件上电时会禁用所有输出(OUTEN位=0).用户必须将控制寄存器中的OUTEN位置1以使能输出, 并在同一写操作中使用R3至R0位来设置输出范围配置. 如果选择的是硬件模式,则器件上电时预设为由R3至R0位和OUTEN引脚状态所定义的条件.在硬件模式下给器件 上电时,建议将输出端保持为禁用. 复位功能 在软件模式下,器件可使用RESET引脚(低电平有效)或复 位位(reset = 1)进行复位.复位操作将禁用电流输出和电压 输出,并使其处于上电状态.用户必须写入OUTEN位以 使能输出,并在同一写操作中设置输出范围配置.RESET 引脚为对电平敏感的输入引脚;只要引脚处于低电平,器 件就会一直处于复位模式.向控制寄存器中写入复位命 令后,复位位清零. 在硬件模式下,不存在复位操作.如果在硬件模式下使用 器件,RESET引脚应连接高电平. OUTEN 在软件模式下,可以使用控制寄存器中的OUTEN位来使 能或禁用输出.禁用输出时,电流通道和电压通道均会变 为三态.用户必须设置OUTEN位来使能输出,同时设置 输出范围配置. 在硬件模式下,可以使用OUTEN引脚来使能或禁用输出.禁 用输出时,电流通道和电压通道均会变为三态.用户必须 控制OUTEN引脚,以使能输出.更改输出范围时,建议 禁用输出. 软件控制 通过将HW SELECT引脚连接到地可以使能软件控制.在软 件模式下,AD5750/AD5750-1/AD5750-2可以通过工作时 钟速率最高达50 MHz的多功能三线式串行接口进行控制. 该接口与SPI、QSPI?、MICROWIRE和DSP标准兼容. 输入移位寄存器 输入移位寄存器为16位宽.数据在串行时钟输入SCLK的控 制下首先作为16位字载入器件MSB中.数据在SCLK的下降 沿读入.输入移位寄存器包括16个控制位,如表7所示. 此写操作的时序图如图2所示.输入移位寄存器的前三位 用于设置印刷电路板(PCB)上的AD5750/AD5750-1/ AD5750-2器件的硬件地址.每个电路板上最多可以寻址八 个器件. 在任何写操作期间,位D11、位D1和位D0必须始终置0. Rev. E | Page 27 of 36 位 描述 R3, R2, R1, R0 与RSET配合来选择输出配置. RSET R3 R2 R1 R0 输出配置 0 0 0 0 0 4 mA至20 mA(外部15 kΩ电流检测电阻). 0 0 0 0 1 0 mA至20 mA(外部15 kΩ电流检测电阻). 0 0 0 1 0 0 mA至24 mA(外部15 kΩ电流检测电阻). 0 0 0 1 1 ±20 mA(外部15 kΩ电流检测电阻). 0 0 1 0 0 ±24 mA(外部15 kΩ电流检测电阻). 0 0 1 0 1 0 V至5 V. 0 0 1 1 0 0 V至10 V. 0 0 1 1 1 ±5 V 0 1 0 0 0 ±10 V 0 1 0 0 1 0 V至6.0 V(20%超范围). 0 1 0 1 0 0 V至12.0 V(20%超范围). 0 1 0 1 1 ±6.0 V(20%超范围). 0 1 1 0 0 ±12.0 V(20%超范围). 0 1 1 0 1 ±2.5 V 0 1 1 1 0 不适用;若选中,则输出在0 V和?1 V之间驱动. 0 1 1 1 1 不适用;若选中,则输出在0 V和?1 V之间驱动. 1 0 0 0 0 4 mA至20 mA(内部电流检测电阻). 1 0 0 0 1 0 mA至20 mA(内部电流检测电阻). 1 0 0 1 0 0 mA至24 mA(内部电流检测电阻). 1 0 0 1 1 ±20 mA(内部电流检测电阻). 1 0 1 0 0 ±24 mA(内部电流检测电阻). 1 0 1 0 1 0 V至5 V. 1 0 1 1 0 0 V至10 V. 1 0 1 1 1 ±5 V 1 1 0 0 0 ±10 V 1 1 0 0 1 0 V至6.0 V(20%超范围). 1 1 0 1 0 0 V至12.0 V(20%超范围). 1 1 0 1 1 ±6.0 V(20%超范围). 1 1 1 0 0 ±12.0 V(20%超范围). 1 1 1 0 1 3.92 mA至20.4 mA(内部电流检测电阻). 1 1 1 1 0 0 mA至20.4 mA(内部电流检测电阻). 1 1 1 1 1 0 mA至24.5 mA(内部电流检测电阻). CLRSEL 将清零模式设置为零刻度或中间量程.参见"异步清零(CLEAR)"部分. CLRSEL 功能 0 清零至0 V. . 1 在单极性模式下,清零至中间电平;在双极性模式下,清零至零电平. . OUTEN 输出使能位.必须将此位设置为1,以使能输出. Clear 软件清零位,高电平有效. RSET 选择内部/外部电流检测电阻. RSET 功能 1 选择内部电流检测电阻;与R3至R0位一起使用来选择输出范围. . 0 选择外部电流检测电阻;与R3至R0位一起使用来选择输出范围. . Reset 将器件复位至其上电状态. AD5750/AD5750-1/AD5750-2 Rev. E | Page 28 of 36 表9. 读操作的输入移位寄存器内容—状态寄存器 MSB LSB D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 1 0 R3 R2 R1 R0 CLRSEL OUTEN RSET PEC Error OVER TEMP IOUT Fault VOUT Fault 表10. 状态位选项 位 描述 PEC Error 如果CRC-8差错校验检测到接口错误,该位置1.参见"特性详解"部分. OVER TEMP 当AD5750/AD5750-1/AD5750-2内核温度超过约150°C时,该位置1. IOUT Fault 如果IOUT引脚发生开路,该位置1. VOUT Fault 如果VOUT引脚发生短路,该位置1. AD5750/AD5750-1/AD5750-2 状态位读操作 对状态位的读操作可以作为正常写操作的一部分来启动. 该读操作通过选择正确的器件地址(A2、A1、A0),然后将 R/W位设为1来激活.默认情况下,会禁用SDO引脚. AD5750/AD5750-1/AD5750-2寻址完成并将R/W设为1后, SDO引脚使能,数据在SCLK的第五个上升沿输出.数据在 SDO上逐个输出后,一个SYNC的上升沿再次禁用(三态) SDO引脚.在同一读取周期中,可同时读取状态寄存器数 据(参见表9)和控制寄存器数据.写操作的位D10至位D0包 含的数据仍然有效,需要时可用来改变AD5750/AD57501/ AD5750-2的工作模式. 状态位由三个只读位构成,用于在发生输出端开路或短路、 过温错误或接口错误等特定故障时通知用户.如果发生任 意上述故障,硬件FAULT引脚也会置位低电平,用作控制 器的硬件中断. 有关故障状态的完整说明,请参见"特性详解"部分. 硬件控制 通过将HW SELECT引脚连接到DVCC 可以使能硬件控制.在此 模式下,R3、R2、R1和R0引脚与RSET引脚一同用于配置 输出范围,如表8所示. 在硬件模式下,不存在状态寄存器.故障状态(开路、短路 和过温)通过IFAULT、VFAULT和TEMP引脚来指示.如果 出现任意上述故障,则特定故障引脚会置位低电平. IFAULT、VFAULT和TEMP均为开漏输出,因此可以连接 在一起,以允许用户生成一个中断,通知系统控制器有故 障情况发生.如果通过此种方式进行硬件连接,则无法区 分系统中发生的具体是那种故障. 传递函数 AD5750/AD5750-1/AD5750-2内置信号调理模块,可将模 拟输入电压映射到通过经过编程的输出范围.可用模拟输 入范围为0 V至4.096 V(AD5750)和0 V至2.5 V(AD5750-1/ AD5750-2). 对于所有的输出范围,AD5750/AD5750-1/AD5750-2均可 实现直接线性映射传递函数;其中,0 V映射到所选范围的 下限;4.096 V(AD5750-1/AD5750-2则是2.5 V)映射到所选 范围的上限. Rev. E | Page 29 of 36 表11. CLRSEL选项 CLRSEL 输出清零值 单极性输出电压范围 单极性电流输出范围 双极性输出范围 双极性电流输出范围 0 0 V 负满量程 零电平;例如,±24 mA范围 的-24 mA 1 中间电平 0 V 中间电平;例如,±24 mA范 围的0 mA AD5750/AD5750-1/AD5750-2 特性详解 输出故障报警—软件模式 在软件模式下,AD5750/AD5750-1/AD5750-2配有一个 FAULT引脚;此引脚为开漏输出,允许将多个AD5750/ AD5750-1/AD5750-2器件的FAULT引脚一起连接到一个上 拉电阻,从而实现全局故障检测.在软件模式下,FAULT 引脚在以下任一故障情形下强制处于低电平有效状态: ? 由于电路开环或电源电压不足,IOUT端的电压试图升 至顺从电压范围以上.产生故障输出的内部电路不使用 具有窗口限值的比较器,因为这样需要在故障输出变为 有效之前产生一个实际的输出错误.事实上,该信号是 在输出级中的内部放大器的剩余驱动能力小于约1 V时 产生.因此,故障输出在快达到顺从电压限值之前就会 变为有效.由于是在输出放大器的反馈环路内进行比 较,因此其开环增益可保持输出精度不变,并且在故障 输出变为有效之前不会发生输出误差. ? 在电压输出引脚(VOUT)上检测到短路.短路电流限值 为15 mA. ? 因分组差错校验(PEC)失败而检测到接口错误.参见"分 组差错校验"部分. ? AD5750/AD5750-1/AD5750-2内核温度超过约150°C. 输出故障报警—硬件模式 在硬件模式下,AD5750/AD5750-1/AD5750-2配有以下三 个故障引脚:VFAULT、IFAULT和TEMP.这些引脚均为 开漏输出,允许将多个AD5750/AD5750-1/AD5750-2的故 障引脚一起连接到一个上拉电阻,从而实现全局故障检 测.在硬件控制模式下,这些故障引脚在以下任一故障情 形下强制处于有效状态: ? 检测到开路错误.由于电路开环或电源电压不足, IOUT端的电压试图升至顺从电压范围以上.产生故障 输出的内部电路不使用具有窗口限值的比较器,因为这 样需要在故障输出变为有效之前产生一个实际的输出错 误.事实上,该信号是在输出级中的内部放大器的剩余 驱动能力小于约1 V时产生.因此,故障输出在快达到顺 从电压限值之前就会变为有效.由于是在输出放大器的 反馈环路内进行比较,因此其开环增益可保持输出精度 不变,并且在故障输出变为有效之前不会发生输出误 差.如果检测到此故障,IFAULT引脚会强制处于低电 平状态. ? 在电压输出引脚(VOUT)上检测到短路.短路电流限值 为15 mA.如果检测到此故障,VFAULT引脚会强制处于 低电平状态. ? AD5750/AD5750-1/AD5750-2内核温度超过约150°C.如 检测到此种错误,TEMP引脚将被强制处于低电平状态. 电压输出短路保护 正常工作时,电压输出吸电流和源电流最高为12 mA并保持 指定的操作.电压输出传送的最大电流约为15 mA;这是短 路电流. 异步清零(CLEAR) CLEAR引脚是高电平有效清零引脚,使电压输出清零为零 刻度或中间量程,用户可通过CLRSEL引脚或输入移位寄 存器的CLRSEL位进行选择,如表8所示.(清零选择特性 是CLRSEL引脚和CLRSEL位的逻辑"或"功能.)电流环路 输出清零至其可编程范围的最低值.当CLEAR信号变回低 电平后,输出会返回到其之前的编程值或经过重新编程的 新值.清零操作还可通过控制寄存器中的清零命令来执行 (见表11). 零电平;例如,4 mA至20 mA 范围的4 mA;0 mA至20 mA范 围的0 mA 中间电平;例如,4 mA至20 mA 范围的12 mA;0 mA至20 mA范 围的10mA Rev. E | Page 30 of 36 C(x) = x8 + x2 + x1 + 1 图55. PEC差错校验时序图 SCLK SDIN SYNC UPDATE ON SYNC HIGH D15 (MSB) D0 (LSB) 16-BIT DATA 16-BIT DATA TRANSER—NO ERROR CHECKING SCLK SDIN SYNC FAULT UPDATE AFTER SYNC HIGH ONLY IF ERROR CHECK PASSED FAULT GOES LOW IF ERROR CHECK FAILS D23 (MSB) D8 (LSB) D7 D0 S C F T I B - 8 A T A D T I B - 6 1 16-BIT DATA TRANSER WITH ERROR CHECKING 07268-049 AD5750/AD5750-1/AD5750-2 外部电流设置电阻 图1中,RSET 是一个内部检测电阻,构成电压-电流转换电 路的一部分.内部电流检测电阻的标称值为15 kΩ.为了在 电流模式下实现超量程能力,用户还可将内部电流检测电 阻选择为14.7 kΩ,从而提供2%的标称超范围能力.此特性 适用于0mA至+20mA、+4mA至+20mA和±20mA电流范围. 输出电流值在全温度范围内的稳定性取决于RSET 值的稳定 性.要提高输出电流在全温度范围内的稳定性,方法之一 是在AD5750/AD5750-1/AD5750-2的REXT1和REXT2引脚连 接一个外部低漂移电阻,从而替代内部电阻.外部电阻通 过输入移位寄存器进行选择.如果不使用外部电阻选项, REXT1和REXT2引脚应保持悬空. 可编程超量程模式 AD5750/AD5750-1/AD5750-2在大多数可用范围上支持超 范围模式.超范围通过相应地配置R3、R2、R1和R0位(或 引脚)进行选择. 在电压模式下,超范围通常为20%,因此可编程输出范围 变为0 V至6 V、0 V至12 V、±6 V和±12 V.模拟输入保持 不变. 在电流模式下,超范围通常为2%.电流模式下的超范围能 力仅适用于以下三个输出范围:0mA至20mA、0mA至24mA 和4 mA至20 mA.对于这些范围,模拟输入同样保持不变 (AD5750为0 V至4.096 V,AD5750-1/AD5750-2为0 V至2.5 V). 分组差错校验(PEC) 为验证噪声环境下数据接收是否正确,AD5750/AD5750-1/ AD5750-2提供了一个基于8位(CRC-8)循环冗余校验的差错 校验选项.负责控制AD5750/AD5750-1/AD5750-2的器件 应使用下列多项式生成8位帧校验序列: 此序列会添加到数据字末尾,即在SYNC变为高电平之前 有24个数据位会发送到AD5750/AD5750-1/AD5750-2.收到 24位数据帧后,AD5750/AD5750-1/AD5750-2会在SYNC变 为高电平时执行差错校验.如果校验成功,数据就会写入 所选寄存器.如果差错校验失败,则FAULT引脚变为低电 平,同时状态寄存器的D3位置1.读取该寄存器后,此错 误标志会自动清除,FAULT引脚再次变为高电平. Rev. E | Page 31 of 36 图56. 输出瞬变电压保护 功耗 = 26.4 V * 28 mA = 0.7392 W 温度增加 = 28°C * 0.7392 W = 20.7°C 最大环境温度 = 125°C ? 20.7°C = 104.3°C 图57. 焊盘与电路板的连接 IOUT AVDD AVDD AVSS RP RLOAD 07268-050 AD5750/ AD5750-1/ AD5750-2 AD5750/ AD5750-1/ AD5750-2 AVSS PLANE BOARD 07268-051 AD5750/AD5750-1/AD5750-2 应用信息 瞬变电压保护 AD5750/AD5750-1/AD5750-2内置ESD保护二极管,可防止 器件在正常工作条件下受损.但是,工业控制环境会使 I/O电路遭受高得多的瞬变.为了防止过高瞬态电压影响 AD5750/AD5750-1/AD5750-2,可能需要外部功率二极管 和浪涌电流限制电阻,如图56所示.对电阻值的约束条 件是,在正常工作期间,IOUT的输出电平必须保持在其 顺从电压限值(AVDD – 2.75 V)以内,并且这两个保护二极 管和电阻必须具有适当的额定功率.如果需要,可添加瞬 态电压抑制器来进一步增强防护. 散热考虑 了解功耗对于封装和结温的影响情况非常重要.内部结温 不应超过125°C.AD5750/AD5750-1/AD5750-2采用32引脚 5 mm * 5 mm LFCSP封装.热阻θJA 为28°C/W.必须确保器 件工作条件不会引起结温超标. 最差条件是指AD5750/AD5750-1/AD5750-2工作电压超过 AVDD (26.4 V),并且直接驱动最大电流(24 mA)至地.此外, 还应考虑到AD5750/AD5750-1/AD5750-2的静态电流,其 标称值约为4 mA. 下列公式用于估算在这些最差条件下的最大功耗,以及确 定最大环境温度: 这些数据假设已采用"布局布线指南"部分所述的正确布局 和接地方法,以将功耗降至最低. 布局布线指南 在任何注重精度的电路中,精心考虑电源和接地回路布局 都有助于确保达到规定的性能.安装AD5750/AD5750-1/ AD5750-2所用的PCB应经过专门设计,使AD5750/ AD5750-1/AD5750-2位于模拟平面. AD5750/AD5750-1/AD5750-2应当具有足够大的10 μF电源旁 路电容,与每个电源上的0.1 μF电容并联,并且尽可能靠近 封装,最好是正对着该器件.10 μF电容最好为钽电容.0.1 μF 电容应具有低有效串联电阻(ESR)和低有效串联电感 (ESI),如高频时提供低阻抗接地路径的普通陶瓷型电容, 以便处理内部逻辑开关所引起的瞬态电流. 在一个电路板上使用多个器件的系统中,提供一定的散热 能力通常有助于功率耗散. AD5750/AD5750-1/AD5750-2在器件底部具有裸露焊盘, 该焊盘与器件的AVSS 电源相连.为了获得最佳性能,在设 计母板和安装器件封装时需要有一些特殊考虑.为了改善 散热、电气和板级性能,需将封装底部的裸露焊盘焊接到 PCB上相应的散热焊盘上.为进一步改善散热性能,PCB 焊盘区可以设计一些散热通孔. 可以扩大器件上的AVSS 平面(如图57所示),以提供自然散 热效应. Rev. E | Page 32 of 36 图58. 隔离接口 DECODE ENCODE VIA VOA TO SCLK VIB VOB TO SDIN VIC VOC TO SYNC VID VOD TO CLEAR SERIAL CLOCK OUT SERIAL DATA OUT SYNC OUT CONTROL OUT CONTROLLER ADuM14001 1ADDITIONAL PINS OMITTED FOR CLARITY. DECODE ENCODE DECODE ENCODE DECODE ENCODE 07268-052 AD5750/AD5750-1/AD5750-2 电流隔离接口 在许多过程控制应用中,需要在控制器与受控单元之间提 供一个隔离栅,以保护和隔离控制电路遭受可能发生的任 何危险的共模电压.ADI公司的iCoupler?系列产品可提供 超过5.0 kV的电压隔离.AD5750/AD5750-1/AD5750-2采用 串行加载结构,使接口线路数量保持最少,因此成为隔离 接口应用的理想选择.图58所示为使用ADuM1400的4通道 隔离接口.更多信息请访问:www.analog.com/icouplers. 微处理器接口 AD5750/AD5750-1/AD5750-2的微处理器接口是通过串行 总线,使用与微控制器和DSP处理器兼容的协议.通信通 道为一个3线(最少)式接口,由一个时钟信号、一个数据信 号和一个SYNC信号组成.AD5750/AD5750-1/AD5750-2需要16位数据字,数据在SCLK的下降沿时有效. Rev. E | Page 33 of 36 外形尺寸 图59. 32引脚引脚架构芯片级封装[LFCSP_VQ] 5 mm * 5 mm超薄四方体 (CP-32-2) 尺寸单位:mm 订购指南 型号1 TUE精度(%) 模拟输入 范围(V) 外部基准 电压(V) 温度范围 ?40°C至+105°C 封装描述 封装选项 AD5750ACPZ ±0.3 0至4.096 AD5750ACPZ-REEL ±0.3 0至4.096 AD5750ACPZ-REEL7 ±0.3 0至4.096 AD5750BCPZ ±0.1 0至4.096 AD5750BCPZ-REEL ±0.1 0至4.096 AD5750BCPZ-REEL7 ±0.1 0至4.096 EVAL-AD5750EBZ AD5750-1ACPZ ±0.3 0至2.5 ?40°C至+105°C AD5750-1ACPZ-REEL ±0.3 0至2.5 ?40°C至+105°C AD5750-1ACPZ-REEL7 ±0.3 0至2.5 ?40°C至+105°C AD5750-1BCPZ ±0.1 0至2.5 ?40°C至+105°C AD5750-1BCPZ-REEL ±0.1 0至2.5 ?40°C至+105°C AD5750-1BCPZ-REEL7 ±0.1 0至2.5 ?40°C至+105°C AD5750-2BCPZ ±0.1 0至2.5 ?40°C至+105°C AD5750-2BCPZ-RL7 ±0.1 0至2.5 ?40°C至+105°C 评估板 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 4.096 4.096 4.096 4.096 4.096 4.096 1.25 1.25 1.25 1.25 1.25 1.25 2.5 2.5 3.25 3.10 SQ 2.95 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2 1 32 8 9 25 24 17 16 COPLANARITY 0.08 3.50 REF 0.50 BSC PIN 1 INDICATOR PIN 1 INDICATOR 0.30 0.25 0.18 0.20 REF 12° MAX 0.80 MAX 0.65 TYP 1.00 0.85 0.80 0.05 MAX 0.02 NOM SEATING PLANE 0.50 0.40 0.30 5.00 BSC SQ 4.75 BSC SQ 0.60 MAX 0.60 MAX 0.25 MIN 05-23-2012-A TOP VIEW EXPOSED PAD BOTTOM VIEW AD5750/AD5750-1/AD5750-2 1 Z = 符合RoHS标准的器件. Rev. E | Page 34 of 36 注释 AD5750/AD5750-1/AD5750-2 Rev. E | Page 35 of 36 注释 AD5750/AD5750-1/AD5750-2 Rev. E | Page 36 of 36 注释 ?2009–2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. ) E ( 2 1 / 6 - 0 - 8sc 6 2 7 0 D AD5750/AD5750-1/AD5750-2
下载该文档
文档格式：PDF
更新时间：2014-08-07
下载次数：0
点击次数：1
表1. 相关器件 产品型号 描述 AD5422 AD5751 AD5420 工业电流/电压输出驱动器, 输出范围可编程 AD5750/AD5750-1/AD5750-2 特性 电流输出范围:4 mA至20 mA、0 mA至20 mA、0 mA至24 mA、±20 mA和±24 mA. 总不可调整误差(TUE):满量程范围(FSR)的±0.03% 输出温漂:±5 ppm/°C(典型值) 电压输出范围:0V至5V、0V至10V、±5V和±10V,提供20%的 超范围特性 总不可调整误差(TUE):±0.02% FSR 输出温漂:±3 ppm/°C(典型值) 灵活的串行数字接口 片内输出故障检测 分组差错校验(PEC) 异步CLEAR(清零)功能 灵活的上电状态(0 V或三态) 电源电压范围 AVDD :+12 V (± 10%)至+24 V (± 10%) AVSS :?12 V (± 10%)至?24 V (± 10%) 输出环路顺从电压:AVDD – 2.75 V 温度范围:?40°C至+105°C 32引脚5 mm * 5 mm LFCSP封装 应用 过程控制 执行器控制 PLC(可编程控制器) 概述 AD5750/AD5750-1/AD5750-2是单通道、低成本、高精度、 电压/电流输出驱动器,输出范围可通过硬件或软件编程. 软件输出范围可通过SPI/MICROWIRE?兼容的串行接口进 行设置.AD5750/AD5750-1/AD5750-2设计用于PLC和工业 过程控制应用.AD5750/AD5750-1/AD5750-2的模拟输入 由一个低电压、单电源供电的数模转换器(DAC)提供,对 该模拟输入进行内部调理以提供所需的输出电流/电压 范围.AD5750-1/AD5750-2提供0 V至2.5 V模拟输入范围, AD5750提供0 V至4.096 V模拟输入范围. 可编程输出电流范围有如下五种:4 mA至20 mA、0 mA至20 mA、0 mA至24 mA、±20 mA和±24 mA.单极性电流范 围提供2%的超范围特性. 通过配置单独的引脚可以提供四种输出电压范围:0 V至5V、0 V至10 V、±5 V或±10 V.所有电压范围均提供20% 的超范围特性. 模拟输出有短路和开路保护功能,可以驱动1 μF的容性负载 和0.1 H的感性负载. 该器件的工作电压范围是±12 V至±24 V.输出环路顺从电 压范围是0 V至AVDD ? 2.75 V. 灵活的串行接口兼容SPI和MICROWIRE,可以在3线模式 下工作,从而极大地降低隔离应用的数字隔离要求.而且, 该接口具有可选择的PEC特性,使用CRC-8差错校验,适 用于可能发生数据通信故障的工业环境. 该器件还具有上电复位功能,用于确保器件在已知状态下 上电(0 V或三态),并且具有异步CLEAR引脚,用于将输出 电压设置为零电平/中间电平,或者是选定的电流范围的下 限值. HW SELECT引脚用于在上电时将器件编程模式配置为硬件 编程或软件编程. 单通道、16位、串行输入、内置电流源和 电压输出DAC 单通道、16位、串行输入、4 mA至20 mA 电流源DAC 工业电流/电压(I/V)输出驱动器,单电源供 电,最大供电电压为55 V,输出范围可编程 Rev. E Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorother rightsofthirdpartiesthatmayresultfromitsuse.Speci cationssubjecttochangewithoutnotice.No licenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices. Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 www.analog.com ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责.如需确认任何词语的准确性,请参考ADI提供 的最新英文版数据手册. Fax: 781.461.3113 ?2009–2010 Analog Devices, Inc. All rights reserved. Rev. E | Page 2 of 36 目录 修订历史 2012年6月—修订版D至修订版E 2012年4月—修订版C至修订版D 2010年7月—修订版B至修订版C 2010年6月—修订版A至修订版B 2009年8月——修订版0至修订版A 2009年7月—修订版0:初始版 AD5750/AD5750-1/AD5750-2 特性.1 应用.1 概述.1 修订历史.2 功能框图.3 技术规格.4 时序特性.8 绝对最大额定值.10 ESD警告.10 引脚配置和功能描述.11 典型工作特性 13 电压输出.13 电流输出.17 术语.22 工作原理.23 软件模式.23 电流输出架构.25 驱动感性负载.25 AD5750/AD5750-1/AD5750-2的上电状态.25 上电时的默认寄存器.26 复位功能.26 OUTEN 26 软件控制.26 硬件控制.28 传递函数.28 特性详解.29 输出故障报警—软件模式 29 输出故障报警—硬件模式 29 电压输出短路保护 29 异步清零(CLEAR)29 外部电流设置电阻 30 可编程超量程模式 30 分组差错校验(PEC)30 应用信息.31 瞬变电压保护.31 散热考虑.31 布局布线指南.31 电流隔离接口.32 微处理器接口.32 外形尺寸.33 订购指南.33 更改图3 9 更改"状态位读取操作"部分.28 更新外形尺寸部分 33 增加AD5750-2 通篇 更改表2 4 更新外形尺寸部分 33 更改订购指南部分 33 在电压输出特性中增加漏电流参数(表2)5 在电流输出特性中增加漏电流参数(表2)6 更改表1 1 更改表2、电源要求 7 增加AD5750-1 通篇 更改特性和概述部分.1 更改表2 4 更改工作原理部分和图51 23 更改图52和表6标题 24 更改电流输出架构部分和 AD5750/AD5750-1的上电状态.25 更改传递函数部分 28 更改可编程超范围模式部分.30 更改订购指南部分 33 Rev. E | Page 3 of 36 功能框图 图1. CLEAR VSENSE+ VOUT VSENSE– REXT1 IOUT DVCC GND AVDD GND COMP1 COMP2 AD2/R1* AD1/R2* AD0/R3* AVSS CLRSEL HW SELECT VIN VREF SCLK/OUTEN* SDIN/R0* SYNC/RSET* SDO/VFAULT* INPUT SHIFT REGISTER AND CONTROL LOGIC STATUS REGISTER VOUT RANGE SCALING IOUT RANGE SCALING VOUT SHORT FAULT POWER- ON RESET FAULT/TEMP* NC/IFAULT* OVERTEMP VOUT SHORT FAULT IOUT OPEN FAULT RESET RSET Vx** VSS VDD R2 R3 REXT2 IOUT OPEN FAULT AD5750/AD5750-1/AD5750-2 *DENOTES SHARED PIN. SOFTWARE MODE DENOTED BY REGULAR TEXT, HARDWARE MODE DENOTED BY ITALIC TEXT. FOR EXAMPLE, FOR FAULT/ TEMP PIN, IN SOFTWARE MODE, THIS PIN TAKES ON FAULT FUNCTION. IN HARDWARE MODE, THIS PIN TAKES ON TEMP FUNCTION. ** Vx IS AN INTERNAL BIAS VOLTAGE (CAN BE GROUND OR OTHER VOLTAGE) THAT IS USED TO GENERATE THE INTERNAL SENSE CURRENTS NEEDED FOR THE CURRENT OUTPUTS. 07268-001 AD5750/AD5750-1/AD5750-2 Rev. E | Page 4 of 36 表2. 参数1 最小值 典型值 最大值 单位 测试条件/注释 输入电压范围 输出端无负载 0至4.096 V AD5750 0至2.5 AD5750-1/AD5750-2 输入漏电流 ?1 +1 ?A 基准输入 基准输入电压 4.096 V 2.5 V 1.25 V 输入漏电流 ?1 +1 ?A 电压输出 输出电压范围 0 5 V 0 10 V ?5 +5 V ?10 +10 V 输出电压超范围 0 6 V 0 12 V ?6 +6 V ?12 +12 V ?2.5 +2.5 V 精度 总不可调整误差(TUE) B级2 ?0.1 +0.1 % FSR ?0.05 ±0.02 +0.05 % FSR TA = 25°C A级2 ?0.3 +0.3 % FSR ?0.1 ±0.05 +0.1 % FSR TA = 25°C 相对精度(INL) ?0.02 ±0.005 +0.02 % FSR 双极性零刻度误差(中间量程的失调) ?10 +10 mV ±10 V范围 ?8 ±0.5 +8 mV TA = 25°C,±10 V范围 ?5 +5 mV ±5 V范围 ?4 ±0.3 +4 mV TA = 25°C,±5 V范围 双极性零刻度误差温度系数3 ±1.5 ppm FSR/°C 所有双极性范围 零刻度误差 ?10 +10 mV ±10 V范围 ?8 ±0.5 +8 mV TA = 25°C,±10 V范围 ?5 +5 mV ±5 V范围 ?4 ±0.3 +4 mV TA = 25°C,±5 V范围 AD5750/AD5750-1/AD5750-2 技术规格 AVDD /AVSS = ±12 V(± 10%)至±24 V(± 10%),DVCC = 2.7 V至5.5 V,GND = 0 V.IOUT:RLOAD = 300 Ω. 除非另有说明,所有规格均相对于TMIN 至TMAX 而言. AD5750;外部基准电压源必须与 此处所述完全相同;否则,精度误 差会表现为输出端的误差 AD5750-2;外部基准电压源需要与 此处所述完全相同;否则,精度误 差会表现为输出端的误差 AD5750-1;外部基准电压源需要与 此处所述完全相同;否则,精度误 差会表现为输出端的误差 AVDD 需要具有至少1.3 V的裕量, 或者大于11.3 V 可编程超范围;参见"特性详解"部分 AVDD /AVSS 需要具有至少1.3 V的裕 量,或者大于±11.3 V Rev. E | Page 5 of 36 参数1 最小值 典型值 最大值 单位 测试条件/注释 零电平误差温度系数3 ±1 ppm FSR/°C 所有双极性范围 零刻度/失调误差 ?5 +5 mV 0 V至10 V范围 ?4 ±0.5 +4 mV TA = 25°C,0 V至10 V范围 ?3 +3 mV 0 V至5 V范围 ?2.2 ±0.3 +2.2 mV TA = 25°C,0 V至5 V范围 失调误差温度系数3 ±2 ppm FSR/°C 所有单极性范围 增益误差 ?0.05 +0.05 % FSR 所有双极性/单极性范围, AD5750和AD5750-1 ?0.07 +0.07 % FSR AD5750-2 ?0.04 ±0.015 +0.04 % FSR TA = 25°C, AD5750, AD5750-1, 和AD5750-2 增益误差温度系数3 ±0.5 ppm FSR/°C 满量程误差 ?0.05 +0.05 % FSR 所有双极性/单极性范围, AD5750和AD5750-1 ?0.04 ±0.015 +0.04 % FSR TA = 25°C,AD5750和AD5750-1 ?0.07 +0.07 % FSR AD5750-2 满量程误差温度系数3 ±1.5 ppm FSR/°C 电压输出特性3 裕量 1.3 V 输出端无负载 短路电流 15 mA 负载 1 k? 容性负载稳定性 TA = 25°C RLOAD = ∞ 1 nF RLOAD = 2 k? 1 nF RLOAD = ∞ 2 ?F 需要外部补偿电容; 参见"驱动感性负载"部分 直流输出阻抗 0.12 ? 漏电流 ?110 +110 nA 输出禁用;泄漏至地 0 V至5 V范围,?至?阶跃 7 ?s 指定2 kΩ || 220 pF,±0.05% 0 V至5 V范围,40 mV输入阶跃 4.5 ?s 指定2 kΩ || 220 pF,±0.05% 压摆率 2 V/?s 指定2 kΩ || 220 pF 输出噪声 2.5 ?V rms 0.1 Hz至10 Hz带宽 45.5 ?V rms 100 kHz带宽 输出噪声频谱密度 165 nV/√Hz 10 kHz时测量;指定2 kΩ || 220 pF 交流电源抑制比(AC PSRR) ?65 dB 200 mV、50 Hz/60 Hz正弦波叠加于 电源电压上 直流电源抑制比(DC PSRR) 10 ?V/V 输出端无负载 电流输出 输出电流范围 0 24 mA 0 20 mA 4 20 mA ?20 +20 mA ?24 +24 mA 输出电流超范围 0 24.5 mA 参见"特性详解"部分 0 20.4 mA 参见"特性详解"部分 4 20.4 mA 参见"特性详解"部分 AD5750/AD5750-1/AD5750-2 Rev. E | Page 6 of 36 参数1 最小值 典型值 最大值 单位 测试条件/注释 精度(内部RSET ) 总不可调整误差(TUE) B级2 ?0.2 +0.2 % FSR ?0.08 ±0.03 +0.08 % FSR TA = 25°C A级2 ?0.5 +0.5 % FSR ?0.3 ±0.15 +0.3 % FSR TA = 25°C 相对精度(INL) ?0.02 ±0.01 +0.02 % FSR 单极性范围 ?0.03 ±0.015 +0.03 % FSR 双极性范围 失调误差 ?16 +16 ?A 输出范围:4 mA至20 mA、 0 mA至20 mA、0 mA至24 mA ?10 +5 +10 ?A TA = 25°C ?50 +50 ?A ±20 mA、±24 mA范围 ?26 +8 +26 ?A TA = 25°C 失调误差温度系数3 ±3 ppm FSR/°C 所有输出范围 双极性零误差 ?35 +35 ?A ±20 mA、±24 mA范围 ?24 +15 +24 ?A TA = 25°C 双极性零温度系数3 ±0.5 ppm FSR/°C 增益误差 ?0.2 +0.2 % FSR 输出范围:4 mA至20 mA、0 mA 至20 mA、0 mA至24 mA ?0.25 +0.25 % FSR ±20 mA、±24 mA范围 ?0.03 ±0.006 +0.03 % FSR TA = 25°C 增益温度系数3 ±8 ppm FSR/°C 所有输出范围 满量程误差 ?0.2 +0.2 % FSR 所有输出范围 ?0.125 ±0.02 +0.125 % FSR TA = 25°C 满量程温度系数3 ±4 ppm FSR/°C 所有输出范围 精度(外部RSET ) 总不可调整误差(TUE) B级2 ?0.1 +0.1 % FSR ?0.08 ±0.03 +0.08 % FSR TA = 25° A级2 ?0.3 +0.3 % FSR ?0.1 ±0.02 +0.1 % FSR TA = 25°C 相对精度(INL) ?0.02 ±0.01 +0.02 % FSR 输出范围:4 mA至20 mA、 0 mA至20 mA、0 mA至24 mA ?0.03 ±0.015 +0.03 % FSR ±20 mA、±24 mA范围 输出范围:4 mA至20 mA、 0 mA至20 mA、0 mA至24 mA 失调误差 ?14 +14 ?A ?11 +5 +11 ?A TA = 25°C ?20 +20 ?A ±20 mA、±24 mA范围 +8 +15 ?A TA = 25°C 失调误差温度系数3 ±2 ppm FSR/°C 所有输出范围 双极性零误差 ?32 +32 ?A 所有输出范围 ?22 +12 +22 ?A TA = 25°C 双极性零温度系数3 ±0.5 ppm FSR/°C 增益误差 ?0.08 +0.08 % FSR 所有输出范围 ?0.07 ±0.02 +0.07 % FSR TA = 25°C 增益温度系数 ±1 ppm FSR/°C 所有输出范围 满量程误差 ?0.1 +0.1 % FSR 所有输出范围 ?0.07 ±0.02 +0.07 % FSR TA = 25°C 满量程温度系数3 ±2 ppm FSR/°C 所有输出范围 AD5750/AD5750-1/AD5750-2 Rev. E | Page 7 of 36 参数1 最小值 典型值 最大值 单位 测试条件/注释 电流输出特性3 电流环路顺从电压 0 AVDD ? 2.75 V 阻性负载 参见测试条件/注释栏 选择此参数时应确保不超过 顺从电压 感性负载 参见测试条件/注释栏 需要具有较高电感值的合适 电容;参见"驱动感性负载" 部分 建立时间 4 mA至20 mA,满量程阶跃 8.5 ?s 250 Ω负载 4 mA至20 mA,120 ?A阶跃 1.2 ?s 250 Ω负载 直流电源抑制比(DC PSRR) 1 ?A/V 输出阻抗 130 M? 漏电流 ?12 +12 nA 输出禁用;泄漏至地 VOUT/VSENSE?误差 0.9994 1.0006 Gain 数字输入 符合JEDEC标准 输入高电压VIH 2 V 输入低电压VIL 0.8 V 输入电流 ?1 +1 ?A 每引脚 引脚电容 5 pF 每引脚 数字输出3 FAULT, IFAULT, TEMP, VFAULT 输出低电压VOL 0.4 V 10 kΩ上拉电阻,至DVCC 0.6 V 2.5 mA时 输出高电压VOH 3.6 V 10 kΩ上拉电阻,至DVCC SDO 输出低电压VOL 0.5 0.5 V 吸电流200 ?A 输出高电压VOH DVCC ? 0.5 DVCC ? 0.5 V 源电流200 ?A 高阻抗输出电容 3 pF 高阻抗漏电流 ?1 +1 ?A 电源要求 AVDD 12 24 V ±10% AVSS ?12 ?24 V ±10% DVCC 输入电压 2.7 5.5 V AIDD 4.4 5.6 mA 输出端无负载,输出禁用, R3、R2、R1、R0 = 0、1、 0、1;RSET = 0 5.2 6.2 mA 电流输出使能 5.2 6.2 mA 电压输出使能 AISS 2.0 2.5 mA 输出端无负载,输出禁用, R3、R2、R1、R0 = 0、1、0、1; RSET = 0,AD5750和AD5750-1 2.0 3.5 mA AD5750-2 2.5 3 mA 电流输出使能 2.5 3 mA 电压输出使能 DICC 0.3 1 mA VIH = DVCC , VIL = GND 功耗 108 mW AVDD /AVSS = ±24 V,输出端无负载 AD5750/AD5750-1/AD5750-2 VSENSE?变化引起的VOUT电 压误差;指定为增益,例如: 如果VSENSE?改变1 V,VOUT将 改变0.9994 V 1 温度范围:?40°C至+105°C;+25°C(典型值). 2 规格包括全温度范围内的增益误差和失调误差,以及在TA = 125°C下工作1000小时后出现的漂移. 3 通过特性保证,但未经生产测试. Rev. E | Page 8 of 36 表3. 参数1, 2 在TMIN 、TMAX 的限值 单位 描述 t1 20 ns(最小值) SCLK周期时间 t2 8 ns(最小值) SCLK高电平时间 t3 8 ns(最小值) SCLK低电平时间 t4 5 ns(最小值) ns(最小值) SYNC 下降沿到SCLK下降沿建立时间 t5 10 第16个SCLK下降沿到SYNC上升沿(如果使用PEC,则为第24个SCLK下降沿) t6 5 ns(最小值) SYNC最小高电平时间(写入模式) t7 5 ns(最小值) 数据建立时间 t8 5 ns(最小值) 数据保持时间 t9, t10 1.5 ?s(最大值) CLEAR脉冲低电平/高电平激活时间 t11 5 ns(最小值) SYNC最小高电平时间(读取模式) t12 40 ns(最大值) SCLK上升沿到SDO有效(SDO CL = 15 pF) t13 10 ns(最小值) RESET 脉冲低电平时间 AD5750/AD5750-1/AD5750-2 时序特性 AVDD /AVSS = ±12 V(± 10%)至±24 V(± 10%),DVCC = 2.7 V至5.5 V,GND = 0 V.VOUT:RLOAD = 2 kΩ,CL = 200 pF, IOUT:RLOAD = 300 Ω.除非另有说明,所有规格均相对于TMIN 至TMAX 而言. 1 通过特性保证,但未经生产测试. 2 所有输入信号均指定tR = tF = 5 ns(DVCC 的10%到90%)并从1.2V电平起开始计时. Rev. E | Page 9 of 36 时序图 图2. 写入模式时序图 图3. 回读模式时序图 D15 1 2 16 D0 t1 t2 t5 t8 t7 t3 SCLK SYNC SDIN CLEAR VOUT t10 t9 t13 RESET t4 t6 07268-003 t11 t12 A2 SDIN SYNC SCLK A0 R = 1 0 R3 R2 R1 R0 CLRSEL OUTEN CLEAR RSET RESET 0 0 A1 X SDO X X X R3 R2 R1 R0 CLRSEL OUTEN RSET PEC ERROR OVER TEMP IOUT FAULT VOUT FAULT X 07268-004 AD5750/AD5750-1/AD5750-2 Rev. E | Page 10 of 36 表4. 额定值 参数 AVDD 至GND ?0.3 V至+30 V AVSS 至GND +0.3 V至?28 V AVDD 至AVSS ?0.3 V至+58 V DVCC 至GND ?0.3 V至+7 V VSENSE+至GND AVSS 至AVDD VSENSE?至GND ±5.0 V 数字输入至GND ?0.3 V至DVCC + 0.3 V 或+7 V(取较小者) 数字输出至GND ?0.3 V至DVCC + 0.3 V 或+7 V(取较小者) VREF至GND ?0.3 V至+7 V VIN至GND ?0.3 V至+7 V VOUT、IOUT至GND AVSS 至AVDD 工业温度范围 ?40°C至+105°C ?65°C至+150°C 28°C/W 125°C 存储温度范围 结温(TJ 最大值) 32引脚LFCSP封装 θJA 热阻 引脚温度 JEDEC工业标准 3 kV J-STD-020 焊接 ESD(人体模型) AD5750/AD5750-1/AD5750-2 绝对最大额定值 除非另有说明,TA = 25°C.100 mA以下的瞬态电流 不会造成SCR闩锁. ESD警告 ESD(静电放电)敏感器件. 带电器件和电路板可能会在没有察觉的情况下放电. 尽管本产品具有专利或专有保护电路,但在遇到高 能量ESD时,器件可能会损坏.因此,应当采取适当 的ESD防范措施,以避免器件性能下降或功能丧失. 注意,超出上述绝对最大额定值可能会导致器件永久性 损坏.这只是额定最值,并不能以这些条件或者在任何其 它超出本技术规范操作章节中所示规格的条件下,推断器 件能否正常工作.长期在绝对最大额定值条件下工作会影 响器件的可靠性. Rev. E | Page 11 of 36 引脚配置和功能描述 图4. 引脚配置 表5. 引脚功能描述 引脚编号 引脚名称 描述 1 SDO/VFAULT 2 CLRSEL 3 CLEAR 4 DVCC 5 GND 6 SYNC/RSET 7 SCLK/OUTEN 8 SDIN/R0 9 AD2/R1 10 AD1/R2 PIN 1 INDICATOR TOP VIEW (Not to Scale) AD5750/ AD5750-1/ AD5750-2 1 SDO/VFAULT 2 CLRSEL 3 CLEAR 4 DVCC 5 GND 6 SYNC/RSET 7 SCLK/OUTEN 8 SDIN/R0 24 VSENSE+ 23 VOUT 22 VSENSE– 21 AVSS 20 COMP1 19 COMP2 18 IOUT 17 AVDD 9 AD2/R1 10 AD1/R2 11 AD0/R3 12 REXT2 13 REXT1 14 VREF 15 VIN 16 GND 32 NC/IFAULT 31 FAULT/TEMP 30 RESET 29 HW SELECT 28 NC 27 NC 26 NC 25 NC NOTES 1. NC = NO CONNECT. 2. THE EXPOSED PADDLE IS TIED TO AVSS. 07268-005 AD5750/AD5750-1/AD5750-2 串行数据输出(SDO).在软件模式下,此引脚用于在回读模式中从输入移位寄存器逐个输出数据.数据 在SCLK上升沿逐个输出,而且在SCLK下降沿有效.此引脚为CMOS输出. 短路故障报警(VFAULT).在硬件模式下,此引脚用作短路故障报警引脚,并会在检测到短路错误时置位 低电平.此引脚为开漏输出,必须连接到上拉电阻. 在硬件或软件模式下,此引脚用于选择清零值(零刻度或中间量程).在软件模式下,此引脚与内部 CLRSEL位取逻辑"或". 高电平有效输入.置位此引脚可将输出电流/电压设置为选定范围(用户可选)的零电平码或中间电平码. CLEAR引脚与内部clear位取逻辑"或". 在软件模式下,上电期间CLEAR引脚电平决定电压通道的上电状态,该通道可以设置为0 V或三态有效. 详情参见"异步清零(CLEAR)"部分. 数字电源. 接地连接. 上升沿锁存(SYNC).在软件模式下,上升沿并行将输入移位寄存器数据载入AD5750/AD5750-1/ AD5750-2,同时更新输出. 电阻选择(RSET).在硬件模式下,此引脚选择是使用内部电流检测电阻,还是使用外部电流检测电阻. 如果RSET = 0,则选择外部检测电阻;如果RSET = 1,则选择内部检测电阻. 串行时钟输入(SCLK).在软件模式下,数据在SCLK下降沿读入输入移位寄存器.此引脚的工作时钟速率 最高达50 MHz. 输出使能(OUTEN).在硬件模式下,此引脚用作输出使能引脚. 串行数据输入(SDIN).在软件模式下,数据必须在SCLK下降沿有效. 范围解码位(R0).在硬件模式下,此引脚与R2、R1和R3一起用于选择器件的输出电流/电压范围设置. 器件寻址位(AD2).在软件模式下,此引脚与AD1和AD0配合使用,允许一条总线上最多可以寻址八个器件. 范围解码位(R1).在硬件模式下,此引脚与R2、R0和R3一起用于选择器件的输出电流/电压范围设置. 器件寻址位(AD1).在软件模式下,此引脚与AD2和AD0配合使用,允许一条总线上最多可以寻址八个 器件. 范围解码位(R2).在硬件模式下,此引脚与R0、R1和R3一起用于选择器件的输出电流/电压范围设置. Rev. E | Page 12 of 36 引脚编号 引脚名称 描述 11 AD0/R3 12, 13 REXT2, REXT1 14 VREF 缓冲基准电压输入. 15 VIN 缓冲模拟输入(0 V至4.096 V). 16 GND 接地连接. 17 AVDD 正模拟电源. 18 IOUT 电流输出. 19, 20 COMP2, COMP1 21 AVSS 负模拟电源. 22 VSENSE? 23 VOUT 缓冲模拟输出电压. 24 VSENSE+ 正电压输出负载连接的检测连接. 25, 26, 27, 28 NC 不连接.可与GND相连. 29 HW SELECT 30 RESET 将器件复位至其上电状态. 31 FAULT/TEMP 32 NC/IFAULT EPAD 裸露焊盘与AVSS 相连. AD5750/AD5750-1/AD5750-2 器件寻址位(AD0).在软件模式下,此引脚与AD1和AD2配合使用,允许一条总线上最多可以寻址八个器件. 范围解码位(R3).在硬件模式下,此引脚与R0、R1和R2一起用于选择器件的输出电流/电压范围设置. REXT1和REXT2引脚之间可以连接一个15 kΩ外部电流设置电阻,用于改善IOUT温度漂移性能. 电压输出缓冲的可选补偿电容连接.这些引脚用于驱动输出端的较高容性负载.这些引脚还可以减少输 出端的过冲.选择COMP1和COMP2引脚之间连接的电容值时必须谨慎,因为该值会直接影响输出的建 立时间.详情参见"驱动较大容性负载"部分. 负电压输出负载连接的检测连接.为保证正确操作,此引脚必须保持在到地电压的±3.0 V范围内. 此引脚用于将器件配置为硬件模式或软件模式.HW SELECT = 0选择软件控制,HW SELECT = 1选择硬件 控制. 故障报警(FAULT).在软件模式下,此引脚用作通用故障报警引脚.检测到开路、短路、过温错误或PEC 接口错误时,此引脚置位低电平.此引脚为开漏输出,必须连接到上拉电阻. 过温故障(TEMP).在硬件模式下,此引脚用作过温故障引脚.检测到过温错误时,此引脚置位低电平. 此引脚为开漏输出,必须连接到上拉电阻. 无连接(NC).在软件模式下,此引脚无连接.或者,此引脚与GND相连. 开路故障报警(IFAULT).在硬件模式下,此引脚用作开路故障报警引脚.检测到开路错误时,此引脚置 位低电平.此引脚为开漏输出,必须连接到上拉电阻. Rev. E | Page 13 of 36 典型工作特性 电压输出 图5. 积分非线性误差与VIN 的关系 图6. 积分非线性误差与温度的关系 图7. 总不可调整误差(TUE)与VIN 的关系 图8. 总不可调整误差(TUE)与温度的关系 图9. 满量程误差与温度的关系 图10. 双极性零误差与温度的关系 0.0020 –0.0030 –0.0025 –0.0020 –0.0015 –0.0010 –0.0005 0 0.0005 0.0010 0.0015 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 INTEGRAL NONLINEARITY ERROR (%FSR) VIN (V) +5V +10V ±5V ±10V AVDD = +24V AVSS = –24V 07268-105 0.005 –0.005 –0.004 –0.003 –0.002 –0.001 0 0.001 0.002 0.003 0.004 105 25 –40 INTEGRAL NONLINEARITY ERROR (%FSR) TEMPERATURE (°C) AVDD = +24V AVSS = –24V +5V LINEARITY, NO LOAD +10V LINEARITY, NO LOAD ±5V LINEARITY, NO LOAD ±10V LINEARITY, NO LOAD 07268-106 0.006 –0.010 –0.008 –0.006 –0.004 –0.002 0.004 0.002 0 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 TUE (%FSR) VIN (V) +5V +10V ±5V ±10V AVDD = +24V AVSS = –24V 07268-107 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 105 25 –40 TUE (%FSR) TEMPERATURE (°C) +5V POSITIVE TUE, NO LOAD +10V POSITIVE TUE, NO LOAD ±5V POSITIVE TUE, NO LOAD ±10V POSITIVE TUE, NO LOAD +5V NEGATIVE TUE, NO LOAD +10V NEGATIVE TUE, NO LOAD ±5V NEGATIVE TUE, NO LOAD ±10V NEGATIVE TUE, NO LOAD 07268-108 0.03 –0.04 –0.03 –0.02 –0.01 0 0.01 0.02 105 25 –40 FULL-SCALE ERROR (%FSR) TEMPERATURE (°C) +5V RANGE, FULL-SCALE ERROR +10V RANGE, FULL-SCALE ERROR ±5V RANGE, FULL-SCALE ERROR ±10V RANGE, FULL-SCALE ERROR 07268-109 2.5 –2.5 –2.0 –1.5 –1.0 –0.5 0 0.5 1.0 1.5 2.0 105 25 –40 BIPOLAR ZERO ERROR (mV) TEMPERATURE (°C) ±5V ZERO ERROR ±10V ZERO ERROR AVDD = +24V AVSS = –24V 07268-110 AD5750/AD5750-1/AD5750-2 Rev. E | Page 14 of 36 图11. 增益误差与温度的关系 图12. 零刻度误差(失调误差)与温度的关系 图13. 积分非线性误差与电源电压的关系 图14. 总不可调整误差(TUE)与电源电压的关系 图15. AVDD 裕量,±10 V范围,输出设置为10 V,无负载 图16. 输出放大器的源电流和吸电流能力 0.020 –0.025 –0.020 –0.015 –0.010 –0.005 0 0.005 0.010 0.015 105 25 –40 GAIN ERROR (%FSR) TEMPERATURE (°C) AVDD = +24V AVSS = –24V +5V GAIN, NO LOAD +10V GAIN, NO LOAD ±5V GAIN, NO LOAD ±10V GAIN, NO LOAD 07268-111 2.5 –3.0 –2.5 –2.0 –1.5 –1.0 –0.5 0 0.5 1.5 2.0 1.0 105 25 –40 ZERO-SCALE ERROR (mV) TEMPERATURE (°C) AVDD = +24V AVSS = –24V OUTPUT UNLOADED +5V RANGE +10V RANGE ±5V RANGE ±10V RANGE 07268-112 0.003 –0.003 –0.002 –0.001 0 0.001 0.002 INTEGRAL NONLINEARITY ERROR (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +5V LINEARITY, NO LOAD +10V LINEARITY, NO LOAD ±5V LINEARITY, NO LOAD ±10V LINEARITY, NO LOAD 07268-113 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +5V POSITIVE TUE, NO LOAD +10V POSITIVE TUE, NO LOAD ±5V POSITIVE TUE, NO LOAD ±10V POSITIVE TUE, NO LOAD +5V NEGATIVE TUE, NO LOAD +10V NEGATIVE TUE, NO LOAD ±5V NEGATIVE TUE, NO LOAD ±10V NEGATIVE TUE, NO LOAD 07268-114 1.2 1.0 0.8 0.6 0.4 0.2 0 105 25 –40 HEADROOM (V) TEMPERATURE (°C) ±10V VDD HEADROOM, LOAD OFF 07268-115 0.05 –0.05 –0.04 –0.03 –0.02 –0.01 0 0.01 0.02 0.03 0.04 15 –15 –13 –11 –9 –7 –5 –3 –1 1 3 5 7 9 11 13 OUTPUT VOLTAGE DELTA (V) SOURCE/SINK CURRENT (mA) +5V RANGE ±10V RANGE 07268-116 AD5750/AD5750-1/AD5750-2 Rev. E | Page 15 of 36 图17. 满刻度正阶跃 图18. 满刻度负阶跃 图19. 上电时VOUT 与时间的关系,负载 = 2 kΩ || 200 pF 图20. VOUT 使能毛刺,负载 = 2 kΩ || 1 nF 图21. 峰峰值噪声(0.1 Hz至10 Hz带宽) 12 10 8 6 4 2 0 27 22 17 12 7 2 –3 –8 VOLTAGE (V) TIME (?s) 07268-117 12 10 8 6 4 2 0 27 22 17 12 7 2 –3 –8 VOLTAGE (V) TIME (?s) 07268-118 40 35 30 25 20 15 10 5 0 –5 2.5 2.0 1.5 1.0 0.5 0 –0.5 –1.0 V OUT (mV) TIME (ms) 07268-119 CH1 5.00V CH2 20.0mV B W M1.0?s A CH1 3.00V 1 2 07268-120 5?V/DIV 1s/DIV 07268-121 100?V/DIV 1s/DIV 07268-122 AD5750/AD5750-1/AD5750-2 图22. 峰峰值噪声(100 kHz带宽) Rev. E | Page 16 of 36 图23. 上电时VDD 和VOUT 与时间的关系 4.0 3.5 3.0 2.5 2.0 1.5 1.0 0.5 0 1.0 0.8 0.6 0.4 0.2 0 –0.2 2.0 1.5 VDD VOUT 1.0 0.5 0 –0.5 –1.0 –1.5 V DD (V) V OUT (V) TIME (ms) 07268-123 AD5750/AD5750-1/AD5750-2 Rev. E | Page 17 of 36 电流输出 图24. 积分非线性误差与VIN 的关系(外部RSET 电阻) 图25. 积分非线性误差与VIN 的关系(内部RSET 电阻) 图26. 积分非线性误差、电流模式、外部RSET 检测电阻 图27. 积分非线性误差、电流模式、内部RSET 检测电阻 图28. 总不可调整误差(TUE)与VIN 的关系(外部RSET 电阻) 图29. 总不可调整误差与VIN 的关系(内部RSET 电阻) 0.004 –0.010 –0.008 –0.006 –0.004 –0.002 0.002 0 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 INTEGRAL NONLINEARITY ERROR (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-124 0.004 –0.012 –0.010 –0.008 –0.006 –0.004 –0.002 0.002 0 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 INTEGRAL NONLINEARITY ERROR (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-125 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 INTEGRAL NONLINEARITY ERROR (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +24mA EXTERNAL RSET LINEARITY ±20mA EXTERNAL RSET LINEARITY ±24mA EXTERNAL RSET LINEARITY 07268-126 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 INTEGRAL NONLINEARITY ERROR (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +24mA INTERNAL RSET LINEARITY ±20mA INTERNAL RSET LINEARITY ±24mA INTERNAL RSET LINEARITY 07268-127 0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 TUE (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-128 0.015 –0.015 –0.010 –0.005 0 0.005 0.010 0 4.096 3.511 2.926 2.341 1.755 1.170 0.585 TUE (%FSR) VIN (V) AVDD = +24V AVSS = –24V +4mA TO +20mA 0mA TO +20mA 0mA TO +24mA ±20mA ±24mA 07268-129 AD5750/AD5750-1/AD5750-2 Rev. E | Page 18 of 36 图30. 总不可调整误差(TUE),电流模式,外部RSET 检测电阻 图31. 总不可调整误差(TUE),电流模式,内部RSET 检测电阻 图32. INL与温度的关系(内部RSET 检测电阻) 图33. INL与温度的关系(外部RSET 检测电阻) 图34. 总不可调整误差(TUE)与温度的关系(内部RSET 检测电阻) 图35. 总不可调整误差(TUE)与温度的关系(外部RSET 检测电阻) 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +24mA EXTERNAL RSET POSITIVE TUE ±20mA EXTERNAL RSET POSITIVE TUE ±24mA EXTERNAL RSET POSITIVE TUE +4mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +24mA EXTERNAL RSET NEGATIVE TUE ±20mA EXTERNAL RSET NEGATIVE TUE ±24mA EXTERNAL RSET NEGATIVE TUE 07268-130 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) SUPPLY VOLTAGES (AVDD/AVSS) +11.2/–10.8 ±15.0 ±24.0 ±26.4 +4mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +24mA INTERNAL RSET POSITIVE TUE ±20mA INTERNAL RSET POSITIVE TUE ±24mA INTERNAL RSET POSITIVE TUE +4mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +24mA INTERNAL RSET NEGATIVE TUE ±20mA INTERNAL RSET NEGATIVE TUE ±24mA INTERNAL RSET NEGATIVE TUE 07268-131 105 25 –40 TEMPERATURE (°C) 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 LINEARITY (%FSR) +4mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +20mA INTERNAL RSET LINEARITY 0mA TO +24mA INTERNAL RSET LINEARITY ±20mA INTERNAL RSET LINEARITY ±24mA INTERNAL RSET LINEARITY AVDD = +24V AVSS = –24V 07268-132 105 25 –40 TEMPERATURE (°C) 0.010 –0.010 –0.008 –0.006 –0.004 –0.002 0 0.002 0.004 0.006 0.008 LINEARITY (%FSR) +4mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +20mA EXTERNAL RSET LINEARITY 0mA TO +24mA EXTERNAL RSET LINEARITY ±20mA EXTERNAL RSET LINEARITY ±24mA EXTERNAL RSET LINEARITY AVDD = +24V AVSS = –24V 07268-133 105 25 –40 TEMPERATURE (°C) 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) +4mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +20mA INTERNAL RSET POSITIVE TUE 0mA TO +24mA INTERNAL RSET POSITIVE TUE ±20mA INTERNAL RSET POSITIVE TUE ±24mA INTERNAL RSET POSITIVE TUE +4mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +20mA INTERNAL RSET NEGATIVE TUE 0mA TO +24mA INTERNAL RSET NEGATIVE TUE ±20mA INTERNAL RSET NEGATIVE TUE ±24mA INTERNAL RSET NEGATIVE TUE 07268-134 0.10 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.02 0.04 0.06 0.08 TUE (%FSR) +4mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +20mA EXTERNAL RSET POSITIVE TUE 0mA TO +24mA EXTERNAL RSET POSITIVE TUE ±20mA EXTERNAL RSET POSITIVE TUE ±24mA EXTERNAL RSET POSITIVE TUE +4mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +20mA EXTERNAL RSET NEGATIVE TUE 0mA TO +24mA EXTERNAL RSET NEGATIVE TUE ±20mA EXTERNAL RSET NEGATIVE TUE ±24mA EXTERNAL RSET NEGATIVE TUE 105 25 –40 TEMPERATURE (°C) 07268-135 AD5750/AD5750-1/AD5750-2 Rev. E | Page 19 of 36 图36. 零刻度误差与温度的关系(外部RSET 检测电阻) 图37. 零刻度误差与温度的关系(内部RSET 检测电阻) 图38. 双极性零电平误差与温度的关系(外部RSET 检测电阻) 图39. 双极性零电平误差与温度的关系(内部RSET 检测电阻) 图40. 满刻度误差与温度的关系(外部RSET 检测电阻) 图41. 满刻度误差与温度的关系(内部RSET 检测电阻) 6 –6 –4 –2 0 2 4 ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA EXTERNAL RSET 0mA TO +20mA EXTERNAL RSET 0mA TO +24mA EXTERNAL RSET ±20mA EXTERNAL RSET ±24mA EXTERNAL RSET 07268-136 25 –20 –15 –10 –5 0 5 10 15 20 ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA INTERNAL RSET 0mA TO +20mA INTERNAL RSET 0mA TO +24mA INTERNAL RSET ±20mA INTERNAL RSET ±24mA INTERNAL RSET 07268-137 3 –5 –4 –3 –2 –1 0 1 2 BIPOLAR ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V ±20mA, EXTERNAL RSET ±24mA, EXTERNAL RSET 07268-138 2 –6 –5 –4 –3 –2 –1 0 1 BIPOLAR ZERO-SCALE ERROR (?A) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V ±20mA, INTERNAL RSET ±24mA, INTERNAL RSET 07268-139 0.04 –0.04 –0.03 –0.02 –0.01 0 0.01 0.02 0.03 FULL-SCALE ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA EXTERNAL RSET 0mA TO +20mA EXTERNAL RSET 0mA TO +24mA EXTERNAL RSET ±20mA EXTERNAL RSET ±24mA EXTERNAL RSET 07268-140 0.04 –0.06 –0.04 –0.05 –0.03 –0.02 –0.01 0 0.01 0.02 0.03 FULL-SCALE ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA INTERNAL RSET 0mA TO +20mA INTERNAL RSET 0mA TO +24mA INTERNAL RSET ±20mA INTERNAL RSET ±24mA INTERNAL RSET 07268-141 AD5750/AD5750-1/AD5750-2 Rev. E | Page 20 of 36 图42. 增益误差与温度的关系(外部RSET 检测电阻) 图43. 增益误差与温度的关系(内部RSET 检测电阻) 图44. IOUT = 10.8 mA并选择±24 mA范围时, 所测输出顺从电压与温度的关系 图45. VDD 和输出电流(IOUT )与上电时间的关系 图46. 输出电流(IOUT )与输出使能时间的关系 图47. 4 mA至20 mA输出电流阶跃 0.020 0.015 –0.015 –0.010 –0.005 0 0.005 0.010 GAIN ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA EXTERNAL RSET 0mA TO +20mA EXTERNAL RSET 0mA TO +24mA EXTERNAL RSET ±20mA EXTERNAL RSET ±24mA EXTERNAL RSET 07268-142 0.08 –0.10 –0.08 –0.06 –0.04 –0.02 0 0.04 0.02 0.06 GAIN ERROR (%FSR) 105 25 –40 TEMPERATURE (°C) AVDD = +24V AVSS = –24V +4mA TO +20mA INTERNAL RSET 0mA TO +20mA INTERNAL RSET 0mA TO +24mA INTERNAL RSET ±20mA INTERNAL RSET ±24mA INTERNAL RSET 07268-143 1.4 1.2 1.0 0.8 0.6 0.4 0.2 0 COMPLIANCE (V) 105 25 –40 TEMPERATURE (°C) AVDD COMPLIANCE AVSS COMPLIANCE 07268-144 12 10 8 6 4 2 0 –2 0.000010 –0.000010 –0.000008 –0.000006 –0.000004 –0.000002 0 0.000002 0.000004 0.000006 0.000008 10 VDD IOUT –10 –8 –6 –4 –2 0 2 4 6 8 V DD (V) I OUT (A) TIME (ms) 07268-145 0 –18 –16 –14 –12 –10 –8 –6 –4 –2 8 –2 –1 0 1 2 3 4 5 6 7 I OUT (V) TIME (?s) 07268-146 0.025 0.020 0.015 0.010 0.005 0 68 61 54 48 41 34 28 21 14 8 1 –12 –6 CURRENT (A) TIME (?s) 07268-147 AD5750/AD5750-1/AD5750-2 Rev. E | Page 21 of 36 图48. DICC 与逻辑输入电压的关系 图49. AIDD /AISS 与AVDD /AVSS 的关系(VOUT = 0 V) 图50. AIDD /AISS 与AVDD /AVSS 的关系(IOUT = 0 mA) 3000 2500 2000 1500 1000 500 0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0 DI CC (?A) LOGIC LEVEL (V) DVCC = 5V DVCC = 3V 07268-148 6 5 4 3 2 1 0 –1 –2 –3 AI DD /AI SS (mA) AVDD/AVSS (V) ±10.8 ±15.0 ±24.0 ±26.4 AIDD AISS 07268-149 6 5 4 3 2 1 0 –1 –2 –3 AI DD /AI SS (mA) AVDD/AVSS (V) ±10.8 ±15.0 ±24.0 ±26.4 AIDD AISS 07268-150 AD5750/AD5750-1/AD5750-2 Rev. E | Page 22 of 36 . AD5750/AD5750-1/AD5750-2 术语 总不可调整误差(TUE) 总不可调整误差(TUE)是指包括以下所有误差在内的总输 出误差:INL误差、失调误差、增益误差和随电源电压、 温度和时间变化而出现的输出漂移.TUE采用满量程范围 的百分比表示(% FSR). 相对精度或积分非线性(INL) 积分非线性(INL)是指输出驱动器的输出与通过其传递函数 两个端点的直线之间的最大偏差,单位为% FSR.从图5可 以看出典型INL与输入电压的关系. 双极性零误差 双极性零刻度误差是指所选双极性范围内半量程输出(0 V/ 0 mA)的实际值之间的偏差.从图10可以看出双极性零电平 误差与温度的关系. 双极性零温度系数(TC) 双极性零温度系数(TC)衡量双极性零误差随温度的变化, 用ppm FSR/°C表示. 满量程误差 满量程误差是实际满量程模拟输出与理想满量程输出的 偏差,用满量程范围的百分比(% FSR)表示. 满刻度温度系数(TC) 满量程温度系数(TC)衡量满量程误差随温度的变化,用ppm FSR/°C表示. 增益误差 增益误差衡量输出的量程误差,是指输出传递特性的斜率 与理想值之间的偏差,用满量程范围的百分比表示(% FSR).从图11可以看出增益误差与温度的关系. 增益误差温度系数(TC) 增益误差温度系数(TC)衡量增益误差随温度的变化,用ppm FSR/°C表示. 零刻度误差 零刻度误差是指实际零刻度模拟输出与理想零刻度输出的 偏差,用毫伏(mV)表示. 零刻度TC 零刻度温度系数(TC)衡量零刻度误差随温度的变化,用ppm FSR/°C表示. 失调误差 失调误差衡量传递函数线性区内实际VOUT和理想VOUT 之间的差值,用毫伏(mV)表示.该值可以为正,也可为负. 输出电压建立时间 输出电压建立时间是指对于一个半量程输入变化,输出建 立到指定精度水平所需的时间量. 压摆率 器件的压摆率是对输出电压变化率的限制.输出压摆速度 通常受限于其输出端使用的放大器压摆率.压摆率是输出 信号10%至90%之间的测量值,用V/μs表示. 电流环路顺从电压 电流环路顺从电压是指输出电流与编程值相等情况下 IOUT引脚的最大电压. 上电毛刺能量 上电毛刺能量是AD5750/AD5750-1/AD5750-2上电时注入 模拟输出的脉冲,定义为毛刺的面积,用nV-sec表示. 电源抑制比(PSRR) PSRR表示电源电压变化对输出的影响大小. Rev. E | Page 23 of 36 图51. 软件模式下的典型系统配置(未显示开漏输出所需的上拉电阻) 07268-045 VSENSE+ VSENSE– VIN SCLK VDD REFIN SDI/DIN SDO SYNC1 SYNC SDO SDIN SCLK AD506x AD566x MCU VOUT 0V TO +5V, 0V TO +10V, ±5V, ±10V IOUT 0mA TO +20mA, 0mA TO +24mA, +4mA TO +20mA ±20mA, ±24mA VOUT RANGE SCALE IOUT RANGE SCALE VOUT SHORT FAULT IOUT OPEN FAULT OVERTEMP FAULT STATUS REGISTER SERIAL INTERFACE VREF HW SELECT FAULT ADP1720 ADR392 VDD AGND VSS AVDD GND AVSS AD5750/ AD5750-1/ AD5750-2 AD5750/AD5750-1/AD5750-2 工作原理 AD5750/AD5750-1/AD5750-2是单通道、高精度、电压/电 流输出驱动器,输出范围可通过硬件或软件编程.软件输 出范围可通过SPI/MICROWIRE兼容的串行接口进行设 置.AD5750/AD5750-1/AD5750-2的模拟输入由一个低电 压、单电源供电的DAC提供,对该模拟输入进行内部调理 以提供所需的输出电流/电压范围.AD5750-1/AD5750-2提供0 V至2.5 V模拟输入范围,AD5750提供0 V至4.096 V模拟 输入范围. 可编程输出电流范围有如下五种:+4 mA至+20 mA、0 mA 至+20 mA、0 mA至+24 mA、±20 mA和±24 mA. 通过配置单独的引脚可以提供四种输出电压范围:0 V至+5 V、0 V至+10 V、±5 V或±10 V.所有电压范围均提供 20%的超范围特性.4-20 mA、0-20 mA和0-24 mA电流范围 提供2%的超范围特性.电流输出和电压输出通过独立引脚 提供,一次只能使能一个输出.输出范围可通过编程控制 寄存器中的R3至R0位进行选择(参见表7和表8). 图51和图52分别显示的是输出模块系统中AD5750/ AD5750-1/AD5750-2在软件模式和硬件模式下的典型配 置.HW SELECT引脚用于选择器件是配置为软件模式,还 是硬件模式.AD5750/AD5750-1/AD5750-2的模拟输入由 AD506x或AD566x等低电压、单电源供电的DAC提供, DAC的输出范围为0 V至4.096 V.DAC的电源和基准电压 以及AD5750/AD5750-1/AD5750-2的基准电压可以由 ADR392等基准电压源提供.AD5750/AD5750-1/AD5750-2 可以采用最高±26.4 V的电源供电. 软件模式 在电流模式下,可通过软件选择的输出范围包括:±20 mA、±24 mA、0 mA至+20 mA、+4 mA至+20 mA和0 mA至+24 mA. 在电压模式下,可通过软件选择的输出范围包括:0 V至+5 V、0 V至+10 V、±5 V或±10 V. Rev. E | Page 24 of 36 图52. 硬件模式下的典型系统配置,采用内置DAC基准电压源(未显示开漏输出所需的上拉电阻) 表6. 建议与AD5750、AD5750-1和AD5750-2配合使用的器件 DAC 基准电压源 电源 精度 描述 AD5660 内部 ADP17201 12位INL 中端系统、单通道、内部基准电压源 AD5664R 内部 不适用 不适用 中端系统、四通道、内部基准电压源 AD5668 内部 不适用 不适用 中端系统、八通道、内部基准电压源 AD5060 ADR434 ADP17201 16位INL 高端系统、单通道、外部基准电压源 AD5064 ADR434 不适用 不适用 高端系统、四通道、外部基准电压源 AD5662 ADR3922 ADR3922 12位INL 中端系统、单通道、外部基准电压源 AD5664 ADR3922 不适用 不适用 中端系统、四通道、外部基准电压源 07268-046 VSENSE+ VSENSE– R3 R2 R1 R0 OUTPUT RANGE SELECT PINS VIN SCLK VDD REFIN SDI/DIN SDO SYNC1 AD506x AD566x MCU VOUT 0V TO +5V, 0V TO +10V, ±5V, ±10V IOUT 0mA TO +20mA, 0mA TO +24mA, +4mA TO +20mA ±20mA, ±24mA VOUT RANGE SCALE IOUT RANGE SCALE VREF TEMP VFAULT IFAULT ADP1720 ADR392 VDD AGND VSS OUTEN HW SELECT DVCC AVDD GND AVSS AD5750/ AD5750-1/ AD5750-2 AD5750/AD5750-1/AD5750-2 1 ADP1720的输入范围最高可达28 V. 2 ADR392的输入范围最高可达15 V. Rev. E | Page 25 of 36 图53. 电流输出配置 图54. 电压输出 IOUT RANGE SCALING REXT1 IOUT RSET Vx VSS VDD R1 R4 R2 R3 REXT2 IOUT OPEN FAULT VIN VREF RANGE DECODE FROM INTERFACE 07268-047 VOUT RANGE SCALING VSENSE+ VOUT VSENSE– VOUT SHORT FAULT RANGE DECODE FROM INTERFACE VIN (0V TO 4.096V) VREF 07268-048 AD5750/AD5750-1/AD5750-2 电流输出架构 模拟输入VIN引脚的电压输入(AD5750为0 V至4.096 V, AD5750-1/AD5750-2为0 V至2.5 V)可以转换成电流(见图53), 然后电流镜像到供电轨,使应用仅发生相对内置基准电压 的电流源输出;或者,电压输入经过缓冲和比例缩放,输 出可通过软件选择的单极性或双极性电压范围(见图54). 基准电压源用于为输出范围和增益调整提供内部失调.可 选输出范围可通过数字接口进行编程. 驱动感性负载 在驱动感性负载或非明确定义的负载时,需要在IOUT与GND之间连接一个0.01 ?F电容,以确保能够稳定地驱动超 过50 mH的负载.不存在最大电容限值.负载的容性成分 可能造成建立变慢. 电压输出放大器 电压输出放大器能够产生单极性和双极性两种输出电压, 能够驱动1 kΩ并联1.2 ?F的负载(在COMP1和COMP2引脚上 连接有外部补偿电容).输出放大器的源电流和吸电流能力 如图16所示.压摆率为2 V/?s. 器件内部VOUT和VSENSE+引脚之间以及VSENSE?引脚和 器件内部地之间都连接一个2.5 MΩ电阻.如果出现故障, 这些电阻可确保放大器环路闭合,让AD5750/AD5750-1/ AD5750-2不会进入开环状态,从而保护器件. VSENSE?引脚可以在相对于远端负载接地点的±3 V共模范 围内工作. 电流和电压通过独立引脚输出,且不能同时输出.这让用 户可以将电流和电压输出引脚连接在一起,并将终端系统 配置为单通道输出. 驱动较大容性负载 通过在COMP1和COMP2引脚之间增加一个无极性补偿 电容,电压输出放大器能够驱动最高1 ?F的容性负载. 如果不使用该补偿电容,最高可驱动20 nF容性负载.必须 为CCOMP 电容选择合适的值.虽然此电容允许AD5750/ AD5750-1/AD5750-2驱动较大容性负载并可减少过冲,但 是会增加器件的建立时间,因此会影响系统带宽.此电容 值的考虑范围为100 pF至4 nF,具体取决于建立时间、过冲 和带宽之间的折衷权衡. AD5750/AD5750-1/AD5750-2的上电状态 上电时,AD5750/AD5750-1/AD5750-2检测载入的是硬件 模式还是软件模式,并相应地设置上电条件. 在软件SPI模式下,输出端的上电状态取决于CLEAR引脚 的状态.如果器件上电时CLEAR引脚被拉高,则电压输出 端输出一个有效0 V.如果器件上电时CLEAR引脚被拉低, 则电压输出通道置于三态模式.在这两种情况下,电流输 出通道均会在上电时预设为三态条件(0 mA).这样允许用户 根据需要将电压输出端和电流输出端连接在一起. 要将器件置于正常工作模式,用户必须将控制寄存器中的 OUTEN位置1以使能输出,并在同一写操作中使用R3至R0 范围位来设置输出范围配置.如果在此写操作期间CLEAR 引脚仍处于高电平(有效),器件会自动清零至由可编程范 围和CLR SEL引脚或CLRSEL位定义的正常清零状态.(详情 参见"异步清零(CLEAR)"部分).CLEAR引脚必须处于低电 平,才能使器件工作在正常模式下. CLEAR引脚通常由微控制器直接驱动.如果AD5750/ AD5750-1/AD5750-2的电源与微控制器电源相互独立,应在DVCC 上连接一个弱上拉电阻或对地连接一个下拉电阻, 从而确保无需使用微控制器也能获得正确的上电条件.对 于大多数应用,在CLEAR引脚上连接一个10 kΩ的上拉/下拉 电阻就足够了. 如果选择的是硬件模式,则器件上电时预设为由R3至R0范 围位和OUTEN或CLEAR引脚状态所定义的状态.在硬件 模式下给器件上电时,建议将输出端保持为禁用. Rev. E | Page 26 of 36 表7. 写操作的输入移位寄存器内容—控制寄存器 MSB LSB D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 R/W 0 R3 R2 R1 R0 CLRSEL OUTEN Clear RSET Reset 0 0 表8. 输入移位寄存器描述 位 描述 A2, A1, A0 与AD2、AD1和AD0外部引脚配合使用,以确定系统控制器要寻址的具体器件. A2 A1 A0 功能 0 0 0 对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址. 0 0 1 对引脚AD2 = 0、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址. 0 1 0 对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址. 0 1 1 对引脚AD2 = 0、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址. 1 0 0 对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 0的器件进行寻址. 1 0 1 对引脚AD2 = 1、引脚AD1 = 0且引脚AD0 = 1的器件进行寻址. 1 1 0 对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 0的器件进行寻址. 1 1 1 对引脚AD2 = 1、引脚AD1 = 1且引脚AD0 = 1的器件进行寻址. R/W 表示对寻址寄存器的读或写操作. AD5750/AD5750-1/AD5750-2 上电时的默认寄存器 AD5750/AD5750-1/AD5750-2上电复位电路确保所有寄存 器均加载零码. 在软件SPI模式下,器件上电时会禁用所有输出(OUTEN位=0).用户必须将控制寄存器中的OUTEN位置1以使能输出, 并在同一写操作中使用R3至R0位来设置输出范围配置. 如果选择的是硬件模式,则器件上电时预设为由R3至R0位和OUTEN引脚状态所定义的条件.在硬件模式下给器件 上电时,建议将输出端保持为禁用. 复位功能 在软件模式下,器件可使用RESET引脚(低电平有效)或复 位位(reset = 1)进行复位.复位操作将禁用电流输出和电压 输出,并使其处于上电状态.用户必须写入OUTEN位以 使能输出,并在同一写操作中设置输出范围配置.RESET 引脚为对电平敏感的输入引脚;只要引脚处于低电平,器 件就会一直处于复位模式.向控制寄存器中写入复位命 令后,复位位清零. 在硬件模式下,不存在复位操作.如果在硬件模式下使用 器件,RESET引脚应连接高电平. OUTEN 在软件模式下,可以使用控制寄存器中的OUTEN位来使 能或禁用输出.禁用输出时,电流通道和电压通道均会变 为三态.用户必须设置OUTEN位来使能输出,同时设置 输出范围配置. 在硬件模式下,可以使用OUTEN引脚来使能或禁用输出.禁 用输出时,电流通道和电压通道均会变为三态.用户必须 控制OUTEN引脚,以使能输出.更改输出范围时,建议 禁用输出. 软件控制 通过将HW SELECT引脚连接到地可以使能软件控制.在软 件模式下,AD5750/AD5750-1/AD5750-2可以通过工作时 钟速率最高达50 MHz的多功能三线式串行接口进行控制. 该接口与SPI、QSPI?、MICROWIRE和DSP标准兼容. 输入移位寄存器 输入移位寄存器为16位宽.数据在串行时钟输入SCLK的控 制下首先作为16位字载入器件MSB中.数据在SCLK的下降 沿读入.输入移位寄存器包括16个控制位,如表7所示. 此写操作的时序图如图2所示.输入移位寄存器的前三位 用于设置印刷电路板(PCB)上的AD5750/AD5750-1/ AD5750-2器件的硬件地址.每个电路板上最多可以寻址八 个器件. 在任何写操作期间,位D11、位D1和位D0必须始终置0. Rev. E | Page 27 of 36 位 描述 R3, R2, R1, R0 与RSET配合来选择输出配置. RSET R3 R2 R1 R0 输出配置 0 0 0 0 0 4 mA至20 mA(外部15 kΩ电流检测电阻). 0 0 0 0 1 0 mA至20 mA(外部15 kΩ电流检测电阻). 0 0 0 1 0 0 mA至24 mA(外部15 kΩ电流检测电阻). 0 0 0 1 1 ±20 mA(外部15 kΩ电流检测电阻). 0 0 1 0 0 ±24 mA(外部15 kΩ电流检测电阻). 0 0 1 0 1 0 V至5 V. 0 0 1 1 0 0 V至10 V. 0 0 1 1 1 ±5 V 0 1 0 0 0 ±10 V 0 1 0 0 1 0 V至6.0 V(20%超范围). 0 1 0 1 0 0 V至12.0 V(20%超范围). 0 1 0 1 1 ±6.0 V(20%超范围). 0 1 1 0 0 ±12.0 V(20%超范围). 0 1 1 0 1 ±2.5 V 0 1 1 1 0 不适用;若选中,则输出在0 V和?1 V之间驱动. 0 1 1 1 1 不适用;若选中,则输出在0 V和?1 V之间驱动. 1 0 0 0 0 4 mA至20 mA(内部电流检测电阻). 1 0 0 0 1 0 mA至20 mA(内部电流检测电阻). 1 0 0 1 0 0 mA至24 mA(内部电流检测电阻). 1 0 0 1 1 ±20 mA(内部电流检测电阻). 1 0 1 0 0 ±24 mA(内部电流检测电阻). 1 0 1 0 1 0 V至5 V. 1 0 1 1 0 0 V至10 V. 1 0 1 1 1 ±5 V 1 1 0 0 0 ±10 V 1 1 0 0 1 0 V至6.0 V(20%超范围). 1 1 0 1 0 0 V至12.0 V(20%超范围). 1 1 0 1 1 ±6.0 V(20%超范围). 1 1 1 0 0 ±12.0 V(20%超范围). 1 1 1 0 1 3.92 mA至20.4 mA(内部电流检测电阻). 1 1 1 1 0 0 mA至20.4 mA(内部电流检测电阻). 1 1 1 1 1 0 mA至24.5 mA(内部电流检测电阻). CLRSEL 将清零模式设置为零刻度或中间量程.参见"异步清零(CLEAR)"部分. CLRSEL 功能 0 清零至0 V. . 1 在单极性模式下,清零至中间电平;在双极性模式下,清零至零电平. . OUTEN 输出使能位.必须将此位设置为1,以使能输出. Clear 软件清零位,高电平有效. RSET 选择内部/外部电流检测电阻. RSET 功能 1 选择内部电流检测电阻;与R3至R0位一起使用来选择输出范围. . 0 选择外部电流检测电阻;与R3至R0位一起使用来选择输出范围. . Reset 将器件复位至其上电状态. AD5750/AD5750-1/AD5750-2 Rev. E | Page 28 of 36 表9. 读操作的输入移位寄存器内容—状态寄存器 MSB LSB D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 1 0 R3 R2 R1 R0 CLRSEL OUTEN RSET PEC Error OVER TEMP IOUT Fault VOUT Fault 表10. 状态位选项 位 描述 PEC Error 如果CRC-8差错校验检测到接口错误,该位置1.参见"特性详解"部分. OVER TEMP 当AD5750/AD5750-1/AD5750-2内核温度超过约150°C时,该位置1. IOUT Fault 如果IOUT引脚发生开路,该位置1. VOUT Fault 如果VOUT引脚发生短路,该位置1. AD5750/AD5750-1/AD5750-2 状态位读操作 对状态位的读操作可以作为正常写操作的一部分来启动. 该读操作通过选择正确的器件地址(A2、A1、A0),然后将 R/W位设为1来激活.默认情况下,会禁用SDO引脚. AD5750/AD5750-1/AD5750-2寻址完成并将R/W设为1后, SDO引脚使能,数据在SCLK的第五个上升沿输出.数据在 SDO上逐个输出后,一个SYNC的上升沿再次禁用(三态) SDO引脚.在同一读取周期中,可同时读取状态寄存器数 据(参见表9)和控制寄存器数据.写操作的位D10至位D0包 含的数据仍然有效,需要时可用来改变AD5750/AD57501/ AD5750-2的工作模式. 状态位由三个只读位构成,用于在发生输出端开路或短路、 过温错误或接口错误等特定故障时通知用户.如果发生任 意上述故障,硬件FAULT引脚也会置位低电平,用作控制 器的硬件中断. 有关故障状态的完整说明,请参见"特性详解"部分. 硬件控制 通过将HW SELECT引脚连接到DVCC 可以使能硬件控制.在此 模式下,R3、R2、R1和R0引脚与RSET引脚一同用于配置 输出范围,如表8所示. 在硬件模式下,不存在状态寄存器.故障状态(开路、短路 和过温)通过IFAULT、VFAULT和TEMP引脚来指示.如果 出现任意上述故障,则特定故障引脚会置位低电平. IFAULT、VFAULT和TEMP均为开漏输出,因此可以连接 在一起,以允许用户生成一个中断,通知系统控制器有故 障情况发生.如果通过此种方式进行硬件连接,则无法区 分系统中发生的具体是那种故障. 传递函数 AD5750/AD5750-1/AD5750-2内置信号调理模块,可将模 拟输入电压映射到通过经过编程的输出范围.可用模拟输 入范围为0 V至4.096 V(AD5750)和0 V至2.5 V(AD5750-1/ AD5750-2). 对于所有的输出范围,AD5750/AD5750-1/AD5750-2均可 实现直接线性映射传递函数;其中,0 V映射到所选范围的 下限;4.096 V(AD5750-1/AD5750-2则是2.5 V)映射到所选 范围的上限. Rev. E | Page 29 of 36 表11. CLRSEL选项 CLRSEL 输出清零值 单极性输出电压范围 单极性电流输出范围 双极性输出范围 双极性电流输出范围 0 0 V 负满量程 零电平;例如,±24 mA范围 的-24 mA 1 中间电平 0 V 中间电平;例如,±24 mA范 围的0 mA AD5750/AD5750-1/AD5750-2 特性详解 输出故障报警—软件模式 在软件模式下,AD5750/AD5750-1/AD5750-2配有一个 FAULT引脚;此引脚为开漏输出,允许将多个AD5750/ AD5750-1/AD5750-2器件的FAULT引脚一起连接到一个上 拉电阻,从而实现全局故障检测.在软件模式下,FAULT 引脚在以下任一故障情形下强制处于低电平有效状态: ? 由于电路开环或电源电压不足,IOUT端的电压试图升 至顺从电压范围以上.产生故障输出的内部电路不使用 具有窗口限值的比较器,因为这样需要在故障输出变为 有效之前产生一个实际的输出错误.事实上,该信号是 在输出级中的内部放大器的剩余驱动能力小于约1 V时 产生.因此,故障输出在快达到顺从电压限值之前就会 变为有效.由于是在输出放大器的反馈环路内进行比 较,因此其开环增益可保持输出精度不变,并且在故障 输出变为有效之前不会发生输出误差. ? 在电压输出引脚(VOUT)上检测到短路.短路电流限值 为15 mA. ? 因分组差错校验(PEC)失败而检测到接口错误.参见"分 组差错校验"部分. ? AD5750/AD5750-1/AD5750-2内核温度超过约150°C. 输出故障报警—硬件模式 在硬件模式下,AD5750/AD5750-1/AD5750-2配有以下三 个故障引脚:VFAULT、IFAULT和TEMP.这些引脚均为 开漏输出,允许将多个AD5750/AD5750-1/AD5750-2的故 障引脚一起连接到一个上拉电阻,从而实现全局故障检 测.在硬件控制模式下,这些故障引脚在以下任一故障情 形下强制处于有效状态: ? 检测到开路错误.由于电路开环或电源电压不足, IOUT端的电压试图升至顺从电压范围以上.产生故障 输出的内部电路不使用具有窗口限值的比较器,因为这 样需要在故障输出变为有效之前产生一个实际的输出错 误.事实上,该信号是在输出级中的内部放大器的剩余 驱动能力小于约1 V时产生.因此,故障输出在快达到顺 从电压限值之前就会变为有效.由于是在输出放大器的 反馈环路内进行比较,因此其开环增益可保持输出精度 不变,并且在故障输出变为有效之前不会发生输出误 差.如果检测到此故障,IFAULT引脚会强制处于低电 平状态. ? 在电压输出引脚(VOUT)上检测到短路.短路电流限值 为15 mA.如果检测到此故障,VFAULT引脚会强制处于 低电平状态. ? AD5750/AD5750-1/AD5750-2内核温度超过约150°C.如 检测到此种错误,TEMP引脚将被强制处于低电平状态. 电压输出短路保护 正常工作时,电压输出吸电流和源电流最高为12 mA并保持 指定的操作.电压输出传送的最大电流约为15 mA;这是短 路电流. 异步清零(CLEAR) CLEAR引脚是高电平有效清零引脚,使电压输出清零为零 刻度或中间量程,用户可通过CLRSEL引脚或输入移位寄 存器的CLRSEL位进行选择,如表8所示.(清零选择特性 是CLRSEL引脚和CLRSEL位的逻辑"或"功能.)电流环路 输出清零至其可编程范围的最低值.当CLEAR信号变回低 电平后,输出会返回到其之前的编程值或经过重新编程的 新值.清零操作还可通过控制寄存器中的清零命令来执行 (见表11). 零电平;例如,4 mA至20 mA 范围的4 mA;0 mA至20 mA范 围的0 mA 中间电平;例如,4 mA至20 mA 范围的12 mA;0 mA至20 mA范 围的10mA Rev. E | Page 30 of 36 C(x) = x8 + x2 + x1 + 1 图55. PEC差错校验时序图 SCLK SDIN SYNC UPDATE ON SYNC HIGH D15 (MSB) D0 (LSB) 16-BIT DATA 16-BIT DATA TRANSER—NO ERROR CHECKING SCLK SDIN SYNC FAULT UPDATE AFTER SYNC HIGH ONLY IF ERROR CHECK PASSED FAULT GOES LOW IF ERROR CHECK FAILS D23 (MSB) D8 (LSB) D7 D0 S C F T I B - 8 A T A D T I B - 6 1 16-BIT DATA TRANSER WITH ERROR CHECKING 07268-049 AD5750/AD5750-1/AD5750-2 外部电流设置电阻 图1中,RSET 是一个内部检测电阻,构成电压-电流转换电 路的一部分.内部电流检测电阻的标称值为15 kΩ.为了在 电流模式下实现超量程能力,用户还可将内部电流检测电 阻选择为14.7 kΩ,从而提供2%的标称超范围能力.此特性 适用于0mA至+20mA、+4mA至+20mA和±20mA电流范围. 输出电流值在全温度范围内的稳定性取决于RSET 值的稳定 性.要提高输出电流在全温度范围内的稳定性,方法之一 是在AD5750/AD5750-1/AD5750-2的REXT1和REXT2引脚连 接一个外部低漂移电阻,从而替代内部电阻.外部电阻通 过输入移位寄存器进行选择.如果不使用外部电阻选项, REXT1和REXT2引脚应保持悬空. 可编程超量程模式 AD5750/AD5750-1/AD5750-2在大多数可用范围上支持超 范围模式.超范围通过相应地配置R3、R2、R1和R0位(或 引脚)进行选择. 在电压模式下,超范围通常为20%,因此可编程输出范围 变为0 V至6 V、0 V至12 V、±6 V和±12 V.模拟输入保持 不变. 在电流模式下,超范围通常为2%.电流模式下的超范围能 力仅适用于以下三个输出范围:0mA至20mA、0mA至24mA 和4 mA至20 mA.对于这些范围,模拟输入同样保持不变 (AD5750为0 V至4.096 V,AD5750-1/AD5750-2为0 V至2.5 V). 分组差错校验(PEC) 为验证噪声环境下数据接收是否正确,AD5750/AD5750-1/ AD5750-2提供了一个基于8位(CRC-8)循环冗余校验的差错 校验选项.负责控制AD5750/AD5750-1/AD5750-2的器件 应使用下列多项式生成8位帧校验序列: 此序列会添加到数据字末尾,即在SYNC变为高电平之前 有24个数据位会发送到AD5750/AD5750-1/AD5750-2.收到 24位数据帧后,AD5750/AD5750-1/AD5750-2会在SYNC变 为高电平时执行差错校验.如果校验成功,数据就会写入 所选寄存器.如果差错校验失败,则FAULT引脚变为低电 平,同时状态寄存器的D3位置1.读取该寄存器后,此错 误标志会自动清除,FAULT引脚再次变为高电平. Rev. E | Page 31 of 36 图56. 输出瞬变电压保护 功耗 = 26.4 V * 28 mA = 0.7392 W 温度增加 = 28°C * 0.7392 W = 20.7°C 最大环境温度 = 125°C ? 20.7°C = 104.3°C 图57. 焊盘与电路板的连接 IOUT AVDD AVDD AVSS RP RLOAD 07268-050 AD5750/ AD5750-1/ AD5750-2 AD5750/ AD5750-1/ AD5750-2 AVSS PLANE BOARD 07268-051 AD5750/AD5750-1/AD5750-2 应用信息 瞬变电压保护 AD5750/AD5750-1/AD5750-2内置ESD保护二极管,可防止 器件在正常工作条件下受损.但是,工业控制环境会使 I/O电路遭受高得多的瞬变.为了防止过高瞬态电压影响 AD5750/AD5750-1/AD5750-2,可能需要外部功率二极管 和浪涌电流限制电阻,如图56所示.对电阻值的约束条 件是,在正常工作期间,IOUT的输出电平必须保持在其 顺从电压限值(AVDD – 2.75 V)以内,并且这两个保护二极 管和电阻必须具有适当的额定功率.如果需要,可添加瞬 态电压抑制器来进一步增强防护. 散热考虑 了解功耗对于封装和结温的影响情况非常重要.内部结温 不应超过125°C.AD5750/AD5750-1/AD5750-2采用32引脚 5 mm * 5 mm LFCSP封装.热阻θJA 为28°C/W.必须确保器 件工作条件不会引起结温超标. 最差条件是指AD5750/AD5750-1/AD5750-2工作电压超过 AVDD (26.4 V),并且直接驱动最大电流(24 mA)至地.此外, 还应考虑到AD5750/AD5750-1/AD5750-2的静态电流,其 标称值约为4 mA. 下列公式用于估算在这些最差条件下的最大功耗,以及确 定最大环境温度: 这些数据假设已采用"布局布线指南"部分所述的正确布局 和接地方法,以将功耗降至最低. 布局布线指南 在任何注重精度的电路中,精心考虑电源和接地回路布局 都有助于确保达到规定的性能.安装AD5750/AD5750-1/ AD5750-2所用的PCB应经过专门设计,使AD5750/ AD5750-1/AD5750-2位于模拟平面. AD5750/AD5750-1/AD5750-2应当具有足够大的10 μF电源旁 路电容,与每个电源上的0.1 μF电容并联,并且尽可能靠近 封装,最好是正对着该器件.10 μF电容最好为钽电容.0.1 μF 电容应具有低有效串联电阻(ESR)和低有效串联电感 (ESI),如高频时提供低阻抗接地路径的普通陶瓷型电容, 以便处理内部逻辑开关所引起的瞬态电流. 在一个电路板上使用多个器件的系统中,提供一定的散热 能力通常有助于功率耗散. AD5750/AD5750-1/AD5750-2在器件底部具有裸露焊盘, 该焊盘与器件的AVSS 电源相连.为了获得最佳性能,在设 计母板和安装器件封装时需要有一些特殊考虑.为了改善 散热、电气和板级性能,需将封装底部的裸露焊盘焊接到 PCB上相应的散热焊盘上.为进一步改善散热性能,PCB 焊盘区可以设计一些散热通孔. 可以扩大器件上的AVSS 平面(如图57所示),以提供自然散 热效应. Rev. E | Page 32 of 36 图58. 隔离接口 DECODE ENCODE VIA VOA TO SCLK VIB VOB TO SDIN VIC VOC TO SYNC VID VOD TO CLEAR SERIAL CLOCK OUT SERIAL DATA OUT SYNC OUT CONTROL OUT CONTROLLER ADuM14001 1ADDITIONAL PINS OMITTED FOR CLARITY. DECODE ENCODE DECODE ENCODE DECODE ENCODE 07268-052 AD5750/AD5750-1/AD5750-2 电流隔离接口 在许多过程控制应用中,需要在控制器与受控单元之间提 供一个隔离栅,以保护和隔离控制电路遭受可能发生的任 何危险的共模电压.ADI公司的iCoupler?系列产品可提供 超过5.0 kV的电压隔离.AD5750/AD5750-1/AD5750-2采用 串行加载结构,使接口线路数量保持最少,因此成为隔离 接口应用的理想选择.图58所示为使用ADuM1400的4通道 隔离接口.更多信息请访问:www.analog.com/icouplers. 微处理器接口 AD5750/AD5750-1/AD5750-2的微处理器接口是通过串行 总线,使用与微控制器和DSP处理器兼容的协议.通信通 道为一个3线(最少)式接口,由一个时钟信号、一个数据信 号和一个SYNC信号组成.AD5750/AD5750-1/AD5750-2需要16位数据字,数据在SCLK的下降沿时有效. Rev. E | Page 33 of 36 外形尺寸 图59. 32引脚引脚架构芯片级封装[LFCSP_VQ] 5 mm * 5 mm超薄四方体 (CP-32-2) 尺寸单位:mm 订购指南 型号1 TUE精度(%) 模拟输入 范围(V) 外部基准 电压(V) 温度范围 ?40°C至+105°C 封装描述 封装选项 AD5750ACPZ ±0.3 0至4.096 AD5750ACPZ-REEL ±0.3 0至4.096 AD5750ACPZ-REEL7 ±0.3 0至4.096 AD5750BCPZ ±0.1 0至4.096 AD5750BCPZ-REEL ±0.1 0至4.096 AD5750BCPZ-REEL7 ±0.1 0至4.096 EVAL-AD5750EBZ AD5750-1ACPZ ±0.3 0至2.5 ?40°C至+105°C AD5750-1ACPZ-REEL ±0.3 0至2.5 ?40°C至+105°C AD5750-1ACPZ-REEL7 ±0.3 0至2.5 ?40°C至+105°C AD5750-1BCPZ ±0.1 0至2.5 ?40°C至+105°C AD5750-1BCPZ-REEL ±0.1 0至2.5 ?40°C至+105°C AD5750-1BCPZ-REEL7 ±0.1 0至2.5 ?40°C至+105°C AD5750-2BCPZ ±0.1 0至2.5 ?40°C至+105°C AD5750-2BCPZ-RL7 ±0.1 0至2.5 ?40°C至+105°C 评估板 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C ?40°C至+105°C 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ 32引脚 LFCSP_VQ CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 CP-32-2 4.096 4.096 4.096 4.096 4.096 4.096 1.25 1.25 1.25 1.25 1.25 1.25 2.5 2.5 3.25 3.10 SQ 2.95 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. COMPLIANT TO JEDEC STANDARDS MO-220-VHHD-2 1 32 8 9 25 24 17 16 COPLANARITY 0.08 3.50 REF 0.50 BSC PIN 1 INDICATOR PIN 1 INDICATOR 0.30 0.25 0.18 0.20 REF 12° MAX 0.80 MAX 0.65 TYP 1.00 0.85 0.80 0.05 MAX 0.02 NOM SEATING PLANE 0.50 0.40 0.30 5.00 BSC SQ 4.75 BSC SQ 0.60 MAX 0.60 MAX 0.25 MIN 05-23-2012-A TOP VIEW EXPOSED PAD BOTTOM VIEW AD5750/AD5750-1/AD5750-2 1 Z = 符合RoHS标准的器件. Rev. E | Page 34 of 36 注释 AD5750/AD5750-1/AD5750-2 Rev. E | Page 35 of 36 注释 AD5750/AD5750-1/AD5750-2 Rev. E | Page 36 of 36 注释 ?2009–2012 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. ) E ( 2 1 / 6 - 0 - 8sc 6 2 7 0 D AD5750/AD5750-1/AD5750-2