------------------------------------------------------
国防科技大学 2009-2010 学年春季学期
《数字电路与逻辑设计》 考试试卷（A）卷参考答案
考试形式： 闭卷 考试时间： 150 分钟 满分： 100 分。
专业：
题 得
号 分
一
二
三
四
五
六
七
总 分
评阅人 注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。 2、密封线左边请勿答题，密封线外不得有姓名及相关标记。
年级：
线
得分 一、 填空题（共 10 小题，每空 0.5 分，共 20 分）
封
－ 1、(252.75)10 = ( 0101 1000 0101.1010 1000 =( － 374.6 )8 = ( FC.C
)余 3-BCD= ( 1111 1100.11 )2 )16 其反函数
学院：
2、已知 F = ABC + C D( AC + BD ) ，则其对偶式 F * = A + B + C ；
密
F = A + B+C
(均化成最简“与-或”式)。 0 ；2010 个‘0’连续同或等于 1 A+B 。 ；若 A+B=1，
3、2010 个‘1’连续异或等于 -------------------------------------------------
则 A ⊕ B = AB或A + B ；若 A·B=0，则 A ⊕ B =
4、 将逻辑函数 F ( A, B, C , D) = ∑m (5,6,7,8,9) + ∑d (10,11,12,13,14,15) 化为最简 “与-或” 式的结果为 F = A + BD + BC ；化为最简“与或非”式的结果为 F = A B + ACD 。 5、按照逻辑功能的不同，触发器可以分成 RS、 D 、 JK 、T 和 T ′ 等类型，
姓名：
按照电路结构和动作特点的不同，触发器又可以分成基本 RS 触发器、 同步 （钟控） 触发器、 主从 触发器和各种边沿类型的触发器。边沿触发器的
动作特点是其次态仅取决于 CP 信号 上边沿（上升沿） 或 下边沿（下降沿） 到达时输入的逻辑状态，而在这时刻之前或之后，输入信号的变化对触发器 输出的状态没有影响。
第 1 页 共 10 页
学号：
6、在 CP 为有效电平期间， 因输入信号变化引起触发器状态变化多于一 现 为触发器的 空翻 ，该现象一般发生在 同步 类型的触发器中；而
主 从 J K 触发器具有“一次变化”现象，其特性方程 Q n +1 = J Q n + KQ n 。 7、由 8 级触发器构成的二进制计数器最大模值为 256 进制计数器最大模值为 100 计数器的模值为 移位 功能。 存储器和 动 ， ；由 8 级触发器构成的十 ，8 级扭环形
；8 级环形计数器的模值为 8
16
。移位寄存器除具有 存储数据

下一页