基干Quartusll 平台的数字系统设计

下载该文档文档格式：PDF 更新时间：2011-11-13 下载次数：0 点击次数：1

文档基本属性

文档格式：

PDF

文档标题：

基干 Quartusll 平台的数字系统设计

文档作者：

关键词：

主题：

单位：

文档创建者：

创建时间：

上次保存时间：

修订：

点击这里显示更多文档属性

Page 1

第22卷第5期 Vol.22 No.5 2006 年 5 月 Gansu Science and Technology May. 2006 基干 Quartusll 平台的数字系统设计摘要:基于EDA技术设计数字系统已成为电子设计领域中的重要方式, 本文以数字钟的设计为例介绍 QUart蛐H平台的使用方法, 给出了数字钟的部分仿真结果。关键词: 电子设计自动化;硬件描述语言 ;数字钟中图分类号:TP391 Quartusll 是 Altera 公司的第四代可编程逻辑器件开发软件,它除承接原来 MAX十PLUSII 软件的全部设计功能和器件对象外,还增加了许多新功能和新的 FPGA 器件系列。 Quartusll 软件提供了一种与结构无关的全集成化环境,将设计、综合、布局和布线、系统的验证都整合到一个无缝的环境中, 使设计者能方便地对 Altera 公司的 PLD 系列产品进行设计输入、快速处理和器件编程。本文以电子钟的设计为例,介绍基于 QuartuSII4.1平台的数字系统设计方法。 1 数字钟电子钟的功能要求数字钟具有计时、调时、整点报时功能。它由分频器、校时电路、计数器(2 个 60 进制、l 个 24 进制计数器)、6 选1数据选择器配D 译码器、6 进制计数器、整点报时电路组成. 外部脉冲振荡器产生 32. 768KHz 的脉冲信号 ,经分频器分频在其输出端分别得到一个 2Hz 和一个 l024Hz 脉冲信号。 2Hz 脉冲信号的一个用途是送入校时电路用干校时,另一用途是再经过校时电路中的一个 2 分频器得到 1Hz 秒脉冲,输入秒计数器; 1024Hz 脉冲是 6 进制计数器的计数时钟,6 进制计数器的输出用作多路选择器的控制信号和数码管的位选择信号。 1Hz秒脉冲输入秒计数器,经计数、译码输出到显示器,显示时、分、秒。计数值到 23:59:59 时返回 00:00: 0O。整点报时电路的控制功能是,当分计数器为 59,秒计数器为 50、52、54、56、58 时,QL=1;为 00 时 QH=1。再经逻辑门电路控制两路不同频率的信号送到蜂冥器,每到一临近整点使其发出五高一低的报时声音。 2 在 Quartusll 平台上输入设计文件

下一页