基干Quartusll 平台的数字系统设计

下载该文档文档格式：PDF 更新时间：2011-11-13 下载次数：0 点击次数：1

文档基本属性

文档格式：

PDF

文档标题：

基干 Quartusll 平台的数字系统设计

文档作者：

关键词：

主题：

单位：

文档创建者：

创建时间：

上次保存时间：

修订：

点击这里显示更多文档属性

应用 Quartusll 设计数字电路系统时?任一项设计都是一项工程(p叫eco,在设计前先为每一项设计建立一个文件夹, 以便将设计工程中的相关文件存放其中。一个工程中可以包含多个设计文件。在 Quartusll 窗口界面上, 选择菜单命令 File - New project Wizard,可出现工程设置对话框,填人工程所在的文件夹路径、工程名、顶层文件的实体名。本设计中电子钟的工程名为 c1k24。在 Quar- tuSII4-1 开发环境中分别输入组成电子钟的各个文件9并保存到相应的文件夹 clk24 中。选择 auertcs1l4. 1 菜单命令 project-Add /remove Files in Pr0ject ,打开工程 c1k24,在出现的界面中点击 Add. . 按钮,将设计所需要的数字钟的各个组成文件加入到工程 c1k24 中(组成数字钟的名模块的源程序因篇幅所限略)。 3 编译设计文件 Quartusll 编译器是由一系列处理模块构成的 , 这些模块对设计项目检错、逻辑综合、结构综合,将设计项目适配迸 FPGA/CPLD 目标器件中 ,并产生多种用途的输出文件,如功能和时序仿真文件,器件编程的目标文件等。在 QuartusII4-1 的用户界面中, 选菜单命令 File一Open Project, ,打开工程 c1k24 ,再选命令 File -〇卿,打开此工程中的组成文件如 60 进制计数器,选命令 Project, 一Set as Top 一Level Entity,选择命令 Assignments一Device,选择要用的器件系列及型号 (如 EPFIOKLC84 一 4) 7 选择菜单 MAX+ PLUSII一 Compiler, 对 count60. vhd 文件进行编