用户培训
MAX+PLUS II 设计练习
M-MNL-MAXEXE-01 初级版
MAX+PLUS II设计练习
2
Copyright 1997 Altera Corporation
MAX+PLUS II设计练习
MAX+PLUS II 设计实验概述
目标 : 通过实验设计一个简单的四阶有限冲激响应 FIR 滤波器
下列练习的目标是通过实验设计一个简单的四阶有限冲激响应 FIR 滤波器 滤波器的输入为x[7..0] 由8个比特组成 输出为y[7..0]也由8个比特组成 滤波器实现的功能 如下面的FIR差分方程所示
y (n) = x(n)h(n) + x(n 1)h(n 1) + x(n 2)h(n 2) + x (n 3)h(n 3)
当滤波器的各个系数分别为 h n = 7/16 h n-1 = 5/16 h n-2 = 3/16 h n-3 = 1/16时 该FIR差分方程可以表示为
1 y (n) = 16 (7 x (n) + 5 x(n 1) + 3x (n 2) + x (n 3) )
这个FIR滤波器既可以用并行方法实现也可以用串行方法实现 在下面的MAX+PLUS II设计 实验中 该FIR滤波器将用串行方法实现 下一页的图1是该滤波器设计的顶层模块图 第一个练习要求大家完成一个由下层设计模块构成的顶层设计 这些下层设计模块(子设计) 是用 AHDL VHDL Viewlogic EDIF或者MAX+PLUS II的原理图等方式实现的 然后 要检查 语法错误 在检查过程中 如果发现错误 请大家使用消息处理器 Message Processor 进行错误 定位 并改正错误 在第二个练习里 大家要对练习一完成的设计进行编译 并在消息处理器的帮助下 改正设 计工程师在编译过程中遇到的错误 另外 大家还要打开报告文件 熟悉它的内容 在第三个练习里 大家要完成设计仿真过程的全部操作 在第四个练习里 大家将使用定时分析器准确地找到影响设计性能的 瓶颈 并通过适当 的修改 改进设计性能 在最后一个练习里 大家将使用"回注"的方法锁定芯片的引脚 然后 修改设计 重新编 译 进行 二次装入 同一个器件 的实验 上述练习都是指导性的 不要担心FIR滤波器的设计本身 它只是一个比较实验结果的工具 即使它不是最优的设计也没有关系 希望大家通过练习获得乐趣
3
Copyright 1997 Altera Corporation
MAX+PLUS II设计练习
图1. 四阶FIR滤波器方框图 4
Copyright 1997 Altera Corporation
MAX+PLUS II设计练习
练 习 一
5
Copyright 1997 Altera Corporation
MAX+PLUS II设计练习
练习一概述 设计一个四阶FIR滤波器
在本练习中 大家将混合使用不同的设计模块并使之匹配 完成一个顶层的图形设计文件 这个顶层设计是一个四阶FIR滤波器 它实现的FIR差分方程如下
y (n) = x(n)h(n) + x(n 1)h(n 1) + x(n 2)h(n 2) + x (n 3)h(n 3)
这里 h n = 7/16 h n-1 = 5/16 h n-2 = 3/16 h n-3 = 1/16时 因此 该FIR差分方程可以表示为
1 y (n) = 16 (7 x (n) + 5 x(n 1) + 3x (n 2) + x (n 3) )
并可以用下图所示的串行乘法和加法电路实现
x 7 5 3 1 x(n) x(n-1) x(n-2) x(n-3) MUX MUX 0 MULT MUX ADD REG y
为了简化设计输入过程并证实 MAX+PLUS II 可以接受混合设计输入方式 先为大家准备好了 模块TAPS 是用VHDL 设计的 其功能是调入节拍寄存器文件 下列模块已经事 6
Copyright 1997 Altera Corporation
REG REG REG REG
MAX+PLUS II设计练习
d REG REG REG REG x(n) x(n-1) x(n-2) x(n-3)
MUX
x
模块 HVALUES用来调入Viewlogic 提供的EDIF文件

下一页