7 综合实验 7.1 报时式数字时钟制作实验 实验目的 综合运用数字逻辑及系统设计知识,提高选择元器件的能力和解决实际问题的能力. 2.实验原理 在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事及旅行带来烦恼.本实验要求设计一台报时式数字时钟.具体要求: (1)采用12小时制计时方式. (2)整点时能自动报时,报时频率用1kHz推动扬声器,扬声器发声次数应与整点小时数一致,例如时间是9点整,扬声器应响九次;时间是12点整,扬声器应响十二次,其余类推. (3)有分、时有校正功能.仪器原理框图如图7-1-1所示. 图7-1-1 报时式数字钟原理框图 3.实验电路 时基电路是数字钟精度的关键,为保证走时精确应采用晶体振荡器,但实验中为简单起见采用环形振荡器,电路如图7-1-2所示.环形振荡器的振荡频率f≈1/(3 R'C),R'=R+R1.调节W1可改变输出频率,在实际电路中,R1应取100kΩ~1MΩ之间,电容应大于几十皮法,否则电路不易起振. (1)分频器Ⅰ 它的功能是将10kHz脉冲经分频变成1kHz,分频数N是10.能够实现10分频的电路形式很多,可以利用74LS90的8421BCD码的QD输出,也可以利用74LS160的Q3或者是74LS161进行十分频输出的CO脉冲,但这几种方法输出脉冲的占空比分别为1:4、1:4和1:9.为了得到对称方波,可用74LS90实现5421BCD码计数器,或用74161实现余三BCD码计数器.74LS90的5421码计数状态转换表列于表7-1-1,电原理图和波形图分别如图7-1-3(a)、(b)所示. 图7-1-2 时基发生器电原理图 图7-1-3 74LS90的十分频电原理图及波形图 表7-1-1 图7-1-3中计数器状态真值表 QA QD QC QB CP0 0 0 0 0 CP1 0 0 0 1 CP2 0 0 1 0 CP3 0 0 1 1 CP4 0 1 0 0 CP5 1 0 0 0 CP6 1 0 0 1 CP7 1 0 1 0 CP8 1 0 1 1 CP9 1 1 0 0 (2)分频器Ⅱ 分频器Ⅱ的输入脉冲是1kHz、输出脉冲是1Hz,所以其分频数N是1000,可以采用三片十进制计数器串接实现N=1000的分频功能.十进制计数器的器件类型选择与分频器Ⅰ的类型相同,以符合电路选用集成芯片种类尽可能少的原则. (3)秒计数器和分计数器 秒、分计数器都是六十进制.为显示译码方便起见,希望计数状态以8421BCD码表示,所以必须采用两个计数器串接,个位计数器以十进制变化,十位计数器以六进制变化,可以都采用74LS90实现.分计数器要求有校时功能,参考电路原理如图7-1-4所示.其中G1、G2和K1组成一控制门,当开关K1在(2)位置时,G2门被封锁,G1门的(1)端悬空为"1",分时钟脉冲通过G1和或门,使分计数器开始计数.当开关K1在(1)位置时,分时钟被G1门封锁,而A点信号通过G2和或门,使分计数器开始计数.G3、G4组成单脉冲信号发生器,每按一次K2,在A点产生一单脉冲,此脉冲作为校正脉冲信号源.时校正电路与分校正电路相同,故不再给出. 图7-1-4 分校正电路 (4)控制器 控制器的功能是控制扬声器整点自动报时,例如3点整时扬声器鸣响3次.要求报时时扬声器每响一次时间为0.5s,停的时间也为0.5s.图7-1-5(a)、(b)是报时控制部分框图和时序图. 由框图7-1-5(a)可见,小时时钟脉冲信号在触发小时计数器的同时也置位自动报时电路的RS触发器,触发器输出C为高电平,使报时计数器的控制端P有效,报时计数器开始对秒脉冲计数.当报时计数器输出端的数值与小时计数器输出端的数值相等(A0~A4=B0~B4)时,5位数据比较器A=B输出端为高电平,报时计数器清零,同时RS触发器复位.控制时序如图7-1-5 (b)所示.RS触发器输出端C的高电平宽度等于该时刻的小时数n乘秒脉冲的周期.因为秒脉冲为50%占空比的信号,当触发器输出为"1"且秒脉冲为高电平时,扬声器控制器输入1kHz信号使扬声器鸣响,实现整点自动报时. 实验预习要求 (1)掌握报时式数字钟各部分工作原理,结合实验要求,根据实验条件许可,选择有关器件,设计出既能实现设计要求,又可节省器材的实验电路. (2)查阅有关器材的逻辑功能,列出元器件清单.以附录形式列出所用器材的引脚图及其功能表. 实验内容及步骤 根据实验原理中提供的参考单元电路、控制电路框图和时序图,作出报时计数器的完整电路图,并选择元器件,然后在实验箱上实现报时式时钟. 在设计完整电路时亦可自行选择器件设计电路.设计小时计数器时应注意小时显示器的显示规律是: 1→2→3→4→5→6→7→8→9→10→11→12→1… 环形振荡器在调试时要用数字式频率计正确测试频率,调节反馈电阻,保证时钟频率为10kHz±10Hz内.实验图7-1-4是分校时电路,而小时的校时电路根据同样原理自行设计.在构成完整电路后均需要验证其是否符合设计功能. 图7-1-5 报时控制部分框图及时序图 做实验时,可用较高的时钟频率调试报时控制部分,用示波器分别观察并记录数据比较器A=B输出信号、触发器输出信号和小时时钟输入端的信号. 实验时如果没有扬声器可用LED发光二极管代替,这时扬声器的驱动部分可省略. 实验设备和器材 (1)双踪示波器 1台(2)数字逻辑实验箱 1台(3)数字频率计 1台(4)集成器件 若干 实验思考题 若报时控制要求与中央广播台相同,即报时的最后一声恰好是该时的正点时刻,且音调提高,考虑报时控制电路应如何设计. 实验报告要求 (1)作时序图、电路图,并简述其工作原理. (2)记述实验中遇到的问题,处理的方法,并从理论上说明其原理. (3)记录实验电路中有关波形. 7.2 按键扫描编码显示电路实验 1.实验要求 设计一个按键状态扫描显示电路.以0~9十个数符标识十个按键,当有键按下时,显示其标识符,并保持显示符直到新的按键作用.如果多个按键同时作用,只响应最先作用的按键. 2.实验原理 (1)单键状态判断 图7-2-1(a)电路可以将按键通、断的状态转换成代表"0"、"1"二值逻辑的低电平和高电平,判断电路输出X的电平即可了解按键的状态. (2)按键阵列状态判断 图7-2-1(b)是十六键构成的4*4阵列电路,列信号Y0~Y3为阵列输入,行信号X0~X3是阵列输出.每个按键跨接在一条行线和一条列线间,当某按键闭合时,与之相连的行线输出的是与之相连列线的输入信号.如果一条行线上的所有按键都未闭合,行线输出为高电平.如果某行线输出低电平,那么一定满足:行线上某键闭合同时与之相连的列线恰好为低电平.因此,当某条列线输入低电平时,根据各行线的输出就可判断该列线上各键的状态.比如,当Y1输入低电平时,如果四条行线X0、X1、X2、X3的状态为"1101",则表示K9键闭合,K1,K5,KD键未作用. (3)按键扫描判断 产生如图7-2-1(c)的列扫描信号分时使各列线为低电平,同时判断行线电平,顺序确定各键状态. (4)按键扫描编码 每个按键赋于一组二进制码,由4位二进制计数器顺序产生.每组码产生一列低电平有效的扫描信号,同时选择一条行线控制计数器和显示译码器.当按键闭合时,该行线输出的低电平封锁计数器,同时将计数器输出的按键码锁存显示. 如果赋予按键K0~KF的二进制编码为"0000"~"1111",根据图7-2-1(b)的阵列分布,各组码与扫描信号、选择信号的关系如表7-2-1所示. 表7-2-1 键码对应关系表 码符对应按键 选择行线 扫描有效 0 0 0 0 K0 X0 Y0 0 0 0 1 K1 X0 Y1 0 0 1 0 K2 X0 Y2 0 0 1 1 K3 X0 Y3 0 1 0 0 K4 X1 Y0 0 1 0 1 K5 X1 Y1 0 1 1 0 K6 X1 Y2 0 1 1 1 K7 X1 Y3 1 0 0 0 K8 X2 Y0 1 0 0 1 K9 X2 Y1 1 0 1 0 KA X2 Y2 1 0 1 1 KB X2 Y3 1 1 0 0 KC X3 Y0 1 1 0 1 KD X3 Y1 1 1 1 0 KE X3 Y2 1 1 1 1 K7 X3 Y3 3.实验参考电路框图 4.实验预习要求 (1)分析计数器的输出如何控制扫描`信号和行线选择,标出图7-2-2中键码为"0000"~"1001"的按键K0~K9. (2)当按键按下时,怎样禁止计数器计数? (3)当按键按下时,怎样锁存键码并保持显示直到新的按键作用? (4)选择合适的集成器件设计电路,画出电原理图,标出各器件引脚.(只需扫描K0~K9) 5.实验内容与步骤 (1)连接计数器、锁存/译码器和7段显示器,译码器锁存信号LD接有效电平.输入逻辑实验装置的1Hz计数脉冲,观察计数器工作情况. (2)连接2/4译码器,计数脉冲改为100Hz.用示波器观察输出信号Y0~Y3,检查译码器工作情况. (3)连接4选1选择器.用示波器观察选择器输出是否为高电平.将2/4译码器任何一个输出Yi与选择器的任何一个数据输入Di接触,观察数据选择器是否每16个时钟周期输出1个周期的低电平. (4)将选择器输出控制计数器使能和显示译码器的锁存,将2/4译码器的输出逐个与选择器数据输入接触,模拟按键闭合,检查键码显示情况. (5)连接振荡器与按键阵列,检查实验结果. 6.实验设备与器材 (1)数字逻辑实验箱 1台(2)双踪示波器 1台(3)集成器件 若干 (4)共阴7段显示器 1个(5)电阻、电容 若干 7.实验思考题 (1)是否需要考虑消除按键抖动问题,为什么? (2)按你的设计,为保证键闭合状态不被扫描遗漏,按键闭合必须至少持续多少时间? 8.实验报告要求 (1)完成预习内容. (2)回答思考题. 7.3 数字式电容测试仪制作实验 实验目的 (1)初步学习实用数字电路的设计方法. (2)查阅有关手册,确定器件型号. 实验原理 (1)设计要求 电容测量的范围为1.00~9.99?F,10.0~99.9?F,100~999?F 三档,每档用三位数字显示.为保证精度,对所测值的最低位有四舍五入功能.当电容值超过每档测试范围时有溢出显示.所测结果的显示值要求能保持约5S时间. (2)设计原理 电容测试仪的测试原理如图7-3-1(a)所示,对被测电容器Cx上充电的电压Ucx之值可用下式表示: UCx=VE(1-e-t/(tc)24.1) (a)b) 图7-3-1 测量电容量电原理图及波形图 式中:VE为电源,t为充电时间,r是电路中的电阻.VE通过R对电容Cx充电.电容两端电压Ucx随着充电时间增加而增加,当t=RC=τ时,Ucx=0.632 VE,若以此电压作为参考电压,使电容器电压充电到0.632 VE时停止充电,并记录充电时间t,则电容量的大小C=t/R,这样就把测试电容的大小转化为测试充电时间,而测充电时间的关键是如何判别电容器上电压充到0.632 VE.图7-3-1(a)给出比较控制电路,图中LM324作为电压比较器,当Ucx<0.632 VE时,A点输出高电平,与门打开,计数脉冲通过与门送入计数器.当Ucx>0.632 VE时,比较器输出低电平,与门被关闭.电容器上电压Ucx和A,B点信号波形如图7-3-1(b)所示. 实验逻辑电路设计 (1)总框图 在设计一个数字系统时,首先应根据要求,设计出总框图,然后按框图设计具体电路,这样可避免在设计过程中产生错误.按照设计原理,测试电容器容量的电路总框图如图7-3-2所示. 图7-3-2 总框图 (2)测量和控制部分 测量和控制部分的电路如图7-3-3(a)所示,其中R1、R2、R3、R4、R5、拨动开关K1、电位器W1和Cx是测量部分.R1、R2、R3和拨动开关K1起到改变量程的作用,对不同量程电阻取值如表7-3-1所示.参考电压由R4、R5和W1分压决定,为保证测试精度,应仔细调节W1,使W1的滑动臂端电压为0.632 VE.双向开关K2在不测试时拨在(1)位置,使被测电容两端都接地,则电容器两端电压为零.在测试时,双向开关K2应拨到(2)位置,被测电容接入回路,电源通过R(R1或R2或R3)、开关K1向被测电容Cx充电.Cx上电压如图7-3-3(b)中Uc规律变化.被测电容的电压Uc由运放LM324的负端输入,而图7-3-1(a)中运算放大器处于开路工作状态,反馈电阻也可视作无穷大,这种接法可看作是电压比较器.当Uc〈0.632 VE时,运放输出电压Ua接近电源电压+5V,当Uc≥0.632 VE时,运放输出Ua近似为零电平,因而Ua可看作一个数字信号.其变化规律见实验图7-3-3(b)中Ua所示. 图7-3-3(a)中三输入与非门74LS10、晶体管3DG8和单稳态触发器74LS221组成控制电路.74LS221的引脚图如图7-3-4所示,功能表如表7-3-2.A1、B1、CLR1、Q1、
下载该文档
文档格式：DOC
更新时间：2014-08-25
下载次数：0
点击次数：1
7 综合实验 7.1 报时式数字时钟制作实验 实验目的 综合运用数字逻辑及系统设计知识,提高选择元器件的能力和解决实际问题的能力. 2.实验原理 在公共场所,例如车站、码头,准确的时间显得特别重要,否则很有可能给外出办事及旅行带来烦恼.本实验要求设计一台报时式数字时钟.具体要求: (1)采用12小时制计时方式. (2)整点时能自动报时,报时频率用1kHz推动扬声器,扬声器发声次数应与整点小时数一致,例如时间是9点整,扬声器应响九次;时间是12点整,扬声器应响十二次,其余类推. (3)有分、时有校正功能.仪器原理框图如图7-1-1所示. 图7-1-1 报时式数字钟原理框图 3.实验电路 时基电路是数字钟精度的关键,为保证走时精确应采用晶体振荡器,但实验中为简单起见采用环形振荡器,电路如图7-1-2所示.环形振荡器的振荡频率f≈1/(3 R'C),R'=R+R1.调节W1可改变输出频率,在实际电路中,R1应取100kΩ~1MΩ之间,电容应大于几十皮法,否则电路不易起振. (1)分频器Ⅰ 它的功能是将10kHz脉冲经分频变成1kHz,分频数N是10.能够实现10分频的电路形式很多,可以利用74LS90的8421BCD码的QD输出,也可以利用74LS160的Q3或者是74LS161进行十分频输出的CO脉冲,但这几种方法输出脉冲的占空比分别为1:4、1:4和1:9.为了得到对称方波,可用74LS90实现5421BCD码计数器,或用74161实现余三BCD码计数器.74LS90的5421码计数状态转换表列于表7-1-1,电原理图和波形图分别如图7-1-3(a)、(b)所示. 图7-1-2 时基发生器电原理图 图7-1-3 74LS90的十分频电原理图及波形图 表7-1-1 图7-1-3中计数器状态真值表 QA QD QC QB CP0 0 0 0 0 CP1 0 0 0 1 CP2 0 0 1 0 CP3 0 0 1 1 CP4 0 1 0 0 CP5 1 0 0 0 CP6 1 0 0 1 CP7 1 0 1 0 CP8 1 0 1 1 CP9 1 1 0 0 (2)分频器Ⅱ 分频器Ⅱ的输入脉冲是1kHz、输出脉冲是1Hz,所以其分频数N是1000,可以采用三片十进制计数器串接实现N=1000的分频功能.十进制计数器的器件类型选择与分频器Ⅰ的类型相同,以符合电路选用集成芯片种类尽可能少的原则. (3)秒计数器和分计数器 秒、分计数器都是六十进制.为显示译码方便起见,希望计数状态以8421BCD码表示,所以必须采用两个计数器串接,个位计数器以十进制变化,十位计数器以六进制变化,可以都采用74LS90实现.分计数器要求有校时功能,参考电路原理如图7-1-4所示.其中G1、G2和K1组成一控制门,当开关K1在(2)位置时,G2门被封锁,G1门的(1)端悬空为"1",分时钟脉冲通过G1和或门,使分计数器开始计数.当开关K1在(1)位置时,分时钟被G1门封锁,而A点信号通过G2和或门,使分计数器开始计数.G3、G4组成单脉冲信号发生器,每按一次K2,在A点产生一单脉冲,此脉冲作为校正脉冲信号源.时校正电路与分校正电路相同,故不再给出. 图7-1-4 分校正电路 (4)控制器 控制器的功能是控制扬声器整点自动报时,例如3点整时扬声器鸣响3次.要求报时时扬声器每响一次时间为0.5s,停的时间也为0.5s.图7-1-5(a)、(b)是报时控制部分框图和时序图. 由框图7-1-5(a)可见,小时时钟脉冲信号在触发小时计数器的同时也置位自动报时电路的RS触发器,触发器输出C为高电平,使报时计数器的控制端P有效,报时计数器开始对秒脉冲计数.当报时计数器输出端的数值与小时计数器输出端的数值相等(A0~A4=B0~B4)时,5位数据比较器A=B输出端为高电平,报时计数器清零,同时RS触发器复位.控制时序如图7-1-5 (b)所示.RS触发器输出端C的高电平宽度等于该时刻的小时数n乘秒脉冲的周期.因为秒脉冲为50%占空比的信号,当触发器输出为"1"且秒脉冲为高电平时,扬声器控制器输入1kHz信号使扬声器鸣响,实现整点自动报时. 实验预习要求 (1)掌握报时式数字钟各部分工作原理,结合实验要求,根据实验条件许可,选择有关器件,设计出既能实现设计要求,又可节省器材的实验电路. (2)查阅有关器材的逻辑功能,列出元器件清单.以附录形式列出所用器材的引脚图及其功能表. 实验内容及步骤 根据实验原理中提供的参考单元电路、控制电路框图和时序图,作出报时计数器的完整电路图,并选择元器件,然后在实验箱上实现报时式时钟. 在设计完整电路时亦可自行选择器件设计电路.设计小时计数器时应注意小时显示器的显示规律是: 1→2→3→4→5→6→7→8→9→10→11→12→1… 环形振荡器在调试时要用数字式频率计正确测试频率,调节反馈电阻,保证时钟频率为10kHz±10Hz内.实验图7-1-4是分校时电路,而小时的校时电路根据同样原理自行设计.在构成完整电路后均需要验证其是否符合设计功能. 图7-1-5 报时控制部分框图及时序图 做实验时,可用较高的时钟频率调试报时控制部分,用示波器分别观察并记录数据比较器A=B输出信号、触发器输出信号和小时时钟输入端的信号. 实验时如果没有扬声器可用LED发光二极管代替,这时扬声器的驱动部分可省略. 实验设备和器材 (1)双踪示波器 1台(2)数字逻辑实验箱 1台(3)数字频率计 1台(4)集成器件 若干 实验思考题 若报时控制要求与中央广播台相同,即报时的最后一声恰好是该时的正点时刻,且音调提高,考虑报时控制电路应如何设计. 实验报告要求 (1)作时序图、电路图,并简述其工作原理. (2)记述实验中遇到的问题,处理的方法,并从理论上说明其原理. (3)记录实验电路中有关波形. 7.2 按键扫描编码显示电路实验 1.实验要求 设计一个按键状态扫描显示电路.以0~9十个数符标识十个按键,当有键按下时,显示其标识符,并保持显示符直到新的按键作用.如果多个按键同时作用,只响应最先作用的按键. 2.实验原理 (1)单键状态判断 图7-2-1(a)电路可以将按键通、断的状态转换成代表"0"、"1"二值逻辑的低电平和高电平,判断电路输出X的电平即可了解按键的状态. (2)按键阵列状态判断 图7-2-1(b)是十六键构成的4*4阵列电路,列信号Y0~Y3为阵列输入,行信号X0~X3是阵列输出.每个按键跨接在一条行线和一条列线间,当某按键闭合时,与之相连的行线输出的是与之相连列线的输入信号.如果一条行线上的所有按键都未闭合,行线输出为高电平.如果某行线输出低电平,那么一定满足:行线上某键闭合同时与之相连的列线恰好为低电平.因此,当某条列线输入低电平时,根据各行线的输出就可判断该列线上各键的状态.比如,当Y1输入低电平时,如果四条行线X0、X1、X2、X3的状态为"1101",则表示K9键闭合,K1,K5,KD键未作用. (3)按键扫描判断 产生如图7-2-1(c)的列扫描信号分时使各列线为低电平,同时判断行线电平,顺序确定各键状态. (4)按键扫描编码 每个按键赋于一组二进制码,由4位二进制计数器顺序产生.每组码产生一列低电平有效的扫描信号,同时选择一条行线控制计数器和显示译码器.当按键闭合时,该行线输出的低电平封锁计数器,同时将计数器输出的按键码锁存显示. 如果赋予按键K0~KF的二进制编码为"0000"~"1111",根据图7-2-1(b)的阵列分布,各组码与扫描信号、选择信号的关系如表7-2-1所示. 表7-2-1 键码对应关系表 码符对应按键 选择行线 扫描有效 0 0 0 0 K0 X0 Y0 0 0 0 1 K1 X0 Y1 0 0 1 0 K2 X0 Y2 0 0 1 1 K3 X0 Y3 0 1 0 0 K4 X1 Y0 0 1 0 1 K5 X1 Y1 0 1 1 0 K6 X1 Y2 0 1 1 1 K7 X1 Y3 1 0 0 0 K8 X2 Y0 1 0 0 1 K9 X2 Y1 1 0 1 0 KA X2 Y2 1 0 1 1 KB X2 Y3 1 1 0 0 KC X3 Y0 1 1 0 1 KD X3 Y1 1 1 1 0 KE X3 Y2 1 1 1 1 K7 X3 Y3 3.实验参考电路框图 4.实验预习要求 (1)分析计数器的输出如何控制扫描`信号和行线选择,标出图7-2-2中键码为"0000"~"1001"的按键K0~K9. (2)当按键按下时,怎样禁止计数器计数? (3)当按键按下时,怎样锁存键码并保持显示直到新的按键作用? (4)选择合适的集成器件设计电路,画出电原理图,标出各器件引脚.(只需扫描K0~K9) 5.实验内容与步骤 (1)连接计数器、锁存/译码器和7段显示器,译码器锁存信号LD接有效电平.输入逻辑实验装置的1Hz计数脉冲,观察计数器工作情况. (2)连接2/4译码器,计数脉冲改为100Hz.用示波器观察输出信号Y0~Y3,检查译码器工作情况. (3)连接4选1选择器.用示波器观察选择器输出是否为高电平.将2/4译码器任何一个输出Yi与选择器的任何一个数据输入Di接触,观察数据选择器是否每16个时钟周期输出1个周期的低电平. (4)将选择器输出控制计数器使能和显示译码器的锁存,将2/4译码器的输出逐个与选择器数据输入接触,模拟按键闭合,检查键码显示情况. (5)连接振荡器与按键阵列,检查实验结果. 6.实验设备与器材 (1)数字逻辑实验箱 1台(2)双踪示波器 1台(3)集成器件 若干 (4)共阴7段显示器 1个(5)电阻、电容 若干 7.实验思考题 (1)是否需要考虑消除按键抖动问题,为什么? (2)按你的设计,为保证键闭合状态不被扫描遗漏,按键闭合必须至少持续多少时间? 8.实验报告要求 (1)完成预习内容. (2)回答思考题. 7.3 数字式电容测试仪制作实验 实验目的 (1)初步学习实用数字电路的设计方法. (2)查阅有关手册,确定器件型号. 实验原理 (1)设计要求 电容测量的范围为1.00~9.99?F,10.0~99.9?F,100~999?F 三档,每档用三位数字显示.为保证精度,对所测值的最低位有四舍五入功能.当电容值超过每档测试范围时有溢出显示.所测结果的显示值要求能保持约5S时间. (2)设计原理 电容测试仪的测试原理如图7-3-1(a)所示,对被测电容器Cx上充电的电压Ucx之值可用下式表示: UCx=VE(1-e-t/(tc)24.1) (a)b) 图7-3-1 测量电容量电原理图及波形图 式中:VE为电源,t为充电时间,r是电路中的电阻.VE通过R对电容Cx充电.电容两端电压Ucx随着充电时间增加而增加,当t=RC=τ时,Ucx=0.632 VE,若以此电压作为参考电压,使电容器电压充电到0.632 VE时停止充电,并记录充电时间t,则电容量的大小C=t/R,这样就把测试电容的大小转化为测试充电时间,而测充电时间的关键是如何判别电容器上电压充到0.632 VE.图7-3-1(a)给出比较控制电路,图中LM324作为电压比较器,当Ucx<0.632 VE时,A点输出高电平,与门打开,计数脉冲通过与门送入计数器.当Ucx>0.632 VE时,比较器输出低电平,与门被关闭.电容器上电压Ucx和A,B点信号波形如图7-3-1(b)所示. 实验逻辑电路设计 (1)总框图 在设计一个数字系统时,首先应根据要求,设计出总框图,然后按框图设计具体电路,这样可避免在设计过程中产生错误.按照设计原理,测试电容器容量的电路总框图如图7-3-2所示. 图7-3-2 总框图 (2)测量和控制部分 测量和控制部分的电路如图7-3-3(a)所示,其中R1、R2、R3、R4、R5、拨动开关K1、电位器W1和Cx是测量部分.R1、R2、R3和拨动开关K1起到改变量程的作用,对不同量程电阻取值如表7-3-1所示.参考电压由R4、R5和W1分压决定,为保证测试精度,应仔细调节W1,使W1的滑动臂端电压为0.632 VE.双向开关K2在不测试时拨在(1)位置,使被测电容两端都接地,则电容器两端电压为零.在测试时,双向开关K2应拨到(2)位置,被测电容接入回路,电源通过R(R1或R2或R3)、开关K1向被测电容Cx充电.Cx上电压如图7-3-3(b)中Uc规律变化.被测电容的电压Uc由运放LM324的负端输入,而图7-3-1(a)中运算放大器处于开路工作状态,反馈电阻也可视作无穷大,这种接法可看作是电压比较器.当Uc〈0.632 VE时,运放输出电压Ua接近电源电压+5V,当Uc≥0.632 VE时,运放输出Ua近似为零电平,因而Ua可看作一个数字信号.其变化规律见实验图7-3-3(b)中Ua所示. 图7-3-3(a)中三输入与非门74LS10、晶体管3DG8和单稳态触发器74LS221组成控制电路.74LS221的引脚图如图7-3-4所示,功能表如表7-3-2.A1、B1、CLR1、Q1、