增加输入计数信号波形的路数；
提高所设计实现的波形发生器与频率计的量程与精度；
用户自定义波形的输入与产生
其他功能与性能扩展。
二、系统方案设计与论证
1. 系统方案选择与比较
一 系统设计思路
根据设计要求，本系统需要完成多路频率合成和测频两项功能。其中频率合成部分需要合成1kHz的正弦波、三角波、锯齿波等信号，并且频率和幅度可调。测频部分则需要完成2路以上的测频任务。
结合上述要求，本系统主要环节方案设计和论证如下：
1.1频率合成方案
方案一：采用模拟方法合成1kHz的正弦波，如使用RC振荡器等，再将合成后的波形经过过零比较，积分等方法整形出三角波等波形。
这种方法生成的波形失真较大，易受环境影响，且电路搭建十分麻烦，因此不宜采用。
方案二：采用直接数字频率合成方法。这种方法由于采用了晶振作为时钟源，因此定时精 并且合成简单，外部电路少，只需经很少的步骤就可以对输出波形的种类和频率等进行修改。
比较两个方案，选择方案二作为频率合成方案。
1.2频率测量方案
方案一：FFT方法测量频率
采用离散傅里叶变换的方法测量频率，完成一次测量所需要的时间较为固定，但若要达到较高频率分辨率，同时测量较高频率的信号，需要处理大量数据。
方案二：计数法测量频率
计数法原理简单，但不同频率测量所需要的时间相差较大，且需要利用除法计算得到被测频率，可能会需要较长时间。但是本方法可以轻易测量较高的频率。
综合考虑，设计采用高效率除法器，以方案二进行测频。
1.3 测量结果显示方案
方案一：采用数码管+LED显示结果。这种方法编程容易，且不占用外接导线资源，缺点是不直观。且显示位数可能会出现不够的情况。
方案二：采用开发板上带有的VGA接口进行显示。这种方法编程上具有一定难度，但输出数据容量大，显示直观，可以实现很好的人机交互效果。
综合两个方案，选择方案一作为显示方案。
2. 系统框图和方案描述
基于以上分析，我们采用基于FPGA的直接波形合成和等精度法测频，并以FPGA作为整个系统的信号产生和控制中心。基于FPGA的直接数字频率合成其组成框图如图2.1。直接数字频率合成(DDS)，具有频率切换速度快，频率分辨率高、可编程全数字化、相位连续、转换速度高、控制方便且有输出任意波形的能力等优点。用FPGA实现DDS技术比较灵活，可以产生多种调制方式，多种组合方式。
直接法测频的组成框图如图2.2所示，频率源的精度直接影响测量精度，可见需要精准的频率源来作为测频标准，故在开发板上外接50MHz晶振一枚。待测信号输入经过比较器等模拟电路以达到对信号的调理效果。
图2.1 DDS模块组成框图
图2.2 测频模块框图
实际的系统组成框图如下图所示：
图2.3 系统组成框图
三、理论分析计算
1. 直接数字式频率合成器（DDS）
DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。DDS技术以Nyquist时域采样定理为基础，在时域中进行频率合成。可以输出高精度和高纯度的频率信号，信号相位、频率和幅度都可以实现程控。在系统时钟的激励下，按频率要求对相位增量进行累加，以累加相位值作为地址码，读取存放在存储器内的波形数据，经D/A转换、滤波即得所需波形。单片机通过置入不同的相位增量来实现对正弦波频率的控制。在理论上，只要累加器的位数足够多，就可以实现任意小的频率步进，频谱纯度高，稳定性好，控制性好而且容易实现。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。
对于频率控制字的 如下所述。如图2.2.1所示，DDS的主要原理是，在同一个系统时钟的驱动下，根据用户设定的不同频率，以不同的速度（在 表中取值的步进）将存好的一个周期的波形的数据发送出去。
图 3.1 DDS频率控制字累加原理图
在此我们设系统时钟频率为Fclk。而在 表中取值的步进是由频率控制字决定的，设为Fctrl，位宽为N。同时令 ROM表的地址位宽为N。另Fctrl=1，即取值步进为1时，我们得到最小输出频率：
不难理解，也就是DDS输出频率分辨率，即 ；

上一页下一页