三,自动打铃器的软件实现
1.VHDL语言简介
⑴VHDL的历史
VHDL是VHSICHardwareDescriptionLanguage的缩写;
VHSIC—VeryHighSpeedIntegratedCircuit(1982年);
由美国国防部(DOD)制定,以作为各合同商之间提交复杂电路设计文档的一种标准方案;
1987年被采纳为IEEE1076标准;
1993年被更新为IEEE1164标准.
VHDL的出现是为了适应电子系统设计的日益复杂性.若以计算机软件的设计与电路设计做个类比,机器码好比晶体管/MOS管;汇编语言好比网表;则HDL语言就如同高级语言,VHDL在语法和风格上类似与现代高级编程语言,如C语言.但要注意,VHDL描述的是硬件,它包含许多硬件特有的结构. 现在VHDL被广泛用于:
①电路设计的文档记录;
②设计描述的逻辑综合;
③电路仿真.
采用VHDL及自顶向下方法在大型数字系统设计中被广泛采用.在设计中你可采用较抽象的语言(行为/算法)来描述系统结构,然后细化成各模块,最后可借助编译器将VHDL描述综合为门级.
⑵VHDL语言的优点
传统的硬件电路设计方法是采用自下而上的设计方法,即根据系统对硬件的要求,详细编制技术规格书,并画出系统控制流图;然后根据技术规格书和系统控制流图,对系统的功能进行细化,合理地划分功能模块,并画出系统的功能框图;接着就进行各功能模块的细化和电路设计;各功能模块电路设计,调试完成后,将各功能模块的硬件电路连接起来再进行系统的调试,最后完成整个系统的硬件设计.采用传统方法设计数字系统,特别是当电路系统非常庞大时,设计者必须具备较好的设计经验,而且繁杂多样的原理图的阅读和修改也给设计者带来诸多的不便.为了提高开发的效率,增加已有开发成果的可继承性以及缩短开发周期,各ASIC研制和生产厂家相继开发了具有自己特色的电路硬件描述语言(Hardware Description Language,简称HDL).但这些硬件描述语言差异很大,各自只能在自己的特定设计环境中使用,这给设计者之间的相互交流带来了极大的困难.因此,开发一种强大的,标准化的硬件描述语言作为可相互交流的设计环境已势在必行.于是,美国于1981年提出了一种新的,标准化的HDL,称之为VHSIC(Very High Speed Integrated Circuit) Hardware Description Language,简称VHDL.这是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言.设计者可以利用这种语言来描述自己的设计思想,然后利用电子设计自动化工具进行仿真,再自动综合到门级电路,最后用PLD实现其功能.综合起来讲,VHDL语言具有如下优点:
①覆盖面广,描述能力强,是一个多层次的硬件描述语言.在VHDL 语言中,设计的原始描述可以非常简练,经过层层加强后,最终可成为直接付诸生产的电路或版图参数描述.
②具有良好的可读性,即容易被计算机接受,也容易被读者理解.
③使用期长,不会因工艺变化而使描述过时.因为VHDL的硬件描述与工艺无关,当工艺改变时,只需修改相应程序中的属性参数即可.
④支持大规模设计的分解和已有设计的再利用.一个大规模的设计不可能由一个人独立完成,必须由多人共同承担,VHDL为设计的分解和设计的再利用提供了有力的支持.
⑶利用VHDL语言设计数字系统的特点
当电路系统采用VHDL语言设计其硬件时,与传统的电路设计方法相比较,具有如下的特点:
采用自上而下的设计方法.
即从系统总体要求出发,自上而下地逐步将设计的内容细化,最后完成系统硬件的整体设计.在设计的过程中,对系统自上而下分成三个层次进行设计:
第一层次是行为描述.所谓行为描述,实质上就是对整个系统的数学模型的描述.一般来说,对系统进行行为描述的目的是试图在系统设计的初始阶段,通过对系统行为描述的仿真来发现设计中存在的问题.在行为描述阶段,并不真正考虑其实际的操作和算法用何种方法来实现,而是考虑系统的结构及其工作的过程是否能到达系统设计的要求.
第二层次是RTL方式描述.这一层次称为寄存器传输描述(又称数据流描述).如前所述,用行为方式描述的系统结构的程序,其抽象程度高,是很难直接映射到具体逻辑元件结构的.要想得到硬件的具体实现,必须将行为方式描述的VHDL语言程序改写为RTL方式描述的VHDL语言程序.也就是说,系统采用RTL方式描述,才能导出系统的逻辑表达式,才能进行逻辑综合.

下一页