文档预览： Verilog HDL语言最初是于 1983年由Gateway Design Automation 公司为其模拟器产品开 发的硬件建模语言.那时它只是一种专用语言.由于他们的模拟,仿真器产品的广泛使用,... 点击下载

文档预览： 如果没有这样的编译器指令 , Verilog HDL 模拟器会指定一个缺省时间单位. IEEE...parameter LINELENGTH = 132, ALL_X_S = 16'bx; parameter BIT = 1, BYTE... 点击下载

文档预览： 如果没有这样的编译器指令 , Verilog HDL 模拟器会指定一个缺省时间单位. IEEE...parameter LINELENGTH = 132, ALL_X_S = 16'bx; parameter BIT = 1, BYTE... 点击下载

文档预览： 下载频道>只读光盘存储器.doc. 按上传时间排序 ... 点击下载

文档预览： a. 压控振荡器的输出经过采集并分频;b. 和基准信号同时输入鉴相器;...[10]冼进.Verilog HDL数字控制系统设计实例[M].北京:中国水利出版社,2007... 点击下载

文档预览： 18-2开关电容Sigma－Delta调制器. 性能指标：带内 ... 射频分频器. 性能指标： .... 注： * 功能验证：本设计用Verilog代码编写而成，并附有基本的测试平台（testbench）； ... 点击下载

文档预览： 分频器 采样转换 控制时序 接口电路 图5 系统结构图... 引脚.两模块的 Verilog HDL 代码如下: module bilatch(... 点击下载

文档预览： 有前置分频器的锁相频率合成器图3 下变锁相频率合成...VHDL和Verilog语言将承担起几乎全部的数字系统设计任务.VHDL...ieee.std_logic_1164.all;use ieee.std_logic_... 点击下载

文档预览： 下载频道>Java程序员+上班那点事儿.doc ... 点击下载

文档预览： 63、用D触发器实现2倍分频的Verilog描述？ （汉王笔试）. module divide2( clk , clk_o, reset);. input clk , reset;. output clk_o;. wire in;. reg out ;. always @ ( posedge ... 点击下载